PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-326322

(43)Date of publication of application: 25.11.1994

(51)Int.CI.

H01L 29/788 H01L 29/792

(21)Application number: 05-097852

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

23.04.1993

(72)Inventor: SHIMIZU MASAHIRO

SHIRAHATA MASAYOSHI

KUROI TAKASHI

YAMAGUCHI TAKEHISA

(30)Priority

Priority number: 05 60369

Priority date: 19.03.1993


Priority country: JP

(54) SEMICONDUCTOR STORAGE DEVICE PERMITTING ELECTRICAL WRITING AND ERASING OF INFORMATION AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To effectively prevent the deterioration of endurance characteristics when data is deleted, drain disturb phenomenon and the increase in resistance in a source area when the data is written.

CONSTITUTION: An N-type impurity layer 3 is formed on the main surface of a P-type silicon substrate 1 located in a channel region and at the same time a drain diffusion region 9 is formed so as not to overlie a floating gate electrode 5.



LEGAL STATUS

[Date of request for examination]

17.07.1997

[Date of sending the examiner's decision of

30.01.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3200497
[Date of registration] 15.06.2001
[Number of appeal against examiner's decision of rejection] 2001–03081

[Date of requesting appeal against examiner's

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

01.03.2001

(19) 日本国特許庁 (JP) (12) 公開特許公·報(A)

(11)特許出願公開番号

特開平6-326322

(43)公開日 平成6年(1994)11月25日

(51) Int.Cl.5

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 29/788 29/792

H01L 29/78

371

審査請求 未請求 請求項の数13 OL (全 32 頁)

(21)出願番号

特願平5-97852

(22)出願日

平成5年(1993)4月23日

(31) 優先権主張番号 特願平5-60369

(32)優先日

平5 (1993) 3月19日

(33)優先権主張国

日本 (JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 清水 雅裕

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 白畑 正芳

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72) 発明者 黒井 隆

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法

(57)【要約】

【目的】 本発明は、データの消去時に発生するエンデ ュランス特性の劣化とデータの書込時に発生するドレイ ンディスターブ現象とソース領域の抵抗の上昇とを有効 に防止することが可能な半導体記憶装置およびその製造 方法を提供することを目的とする。

【構成】 チャネル領域に位置するP型シリコン基板1 の主表面上にN型不純物層3を形成するとともに、ドレ イン拡散領域9をフローティングゲート電極5と重なら ないように形成する。



【特許請求の範囲】

【請求項1】 電荷蓄積電極と制御電極とを有し、積層 ゲート型の電気的に情報の書込および消去が可能な半導 体記憶装置であって、

主表面を有する第1導電型の半導体基板と、

前記半導体基板の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成され、それらのうち少なくとも 一方が前記チャネル領域上に位置する前記電荷蓄積電極 との重なりを有しないように形成された第2導電型の第 1と第2の不純物領域と、

前記チャネル領域に位置する前記半導体基板の主表面上 に形成された第2導電型の第3の不純物領域とを備え た、電気的に情報の書込および消去が可能な半導体記憶 装置。

【請求項2】 積層ゲート型の電気的に情報の書込およ び消去が可能な半導体記憶装置であって、

主表面を有する第1導電型の半導体基板と、

前記半導体基板の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成された第2導電型の第1と第2 の不純物領域と

前記チャネル領域に位置する前記半導体基板の主表面上 に形成された第2導電型の第3の不純物領域と、

前記第3の不純物領域下に形成され、前記半導体基板との接合面深さが、前記第1および第2の不純物領域と、前記半導体基板との接合面深さよりも浅く形成された第1導電型の第4の不純物領域と、

前記第3の不純物領域上に第1の誘電体膜を介して形成 された電荷蓄積電極と、

前記電荷蓄積電極上に第2の誘電体膜を介して形成された制御電極とを備えた、電気的に情報の書込および消去 30 が可能な半導体記憶装置。

【請求項3】 主表面を有する第1導電型の半導体基板と、

前記半導体基板の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成された第2導電型のソース領域 およびドレイン領域と、

前記ソース領域上に接触して形成されたソース導電層 L

少なくとも前記チャネル領域上に第1の**誘電体**膜を介して形成された電荷蓄積電極と、

前記電荷蓄積電極上に第2の誘電体膜を介して形成された制御電極とを備えた、電気的に情報の書込および消去が可能な半導体記憶装置。

【請求項4】 前記チャネル領域に位置する前記半導体 基板の主表面は凹凸形状を有している、請求項3 に記載 の電気的に情報の書込および消去が可能な半導体記憶装 置。

【請求項5】 前記チャネル領域に位置する前記半導体 基板の主表面上には第2導電型の不純物領域が形成され ている、請求項3に記載の電気的に情報の書込および消 50

去が可能な半導体記憶装置。

【請求項6】 主表面を有する第1導電型の半導体基板と、

前記半導体基板の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成された第2導電型のソース領域 およびドレイン領域と、

前記ソース領域上に接触して形成されたソース導電層と、

少なくとも前記チャネル領域上と前記ソース導電層上と 10 に接触して形成された第1の誘電体膜と、

前記第1の誘電体膜上に形成された電荷蓄積電極と、 前記電荷蓄積電極上に第2の誘電体膜を介して形成され た制御電極とを備え、

前記ソース領域は、前記電荷蓄積電極のうち前記チャネル領域上の前記第1の誘電体膜上に位置する部分との重なりを有しないように形成されている、電気的に情報の書込むよび消去が可能な半導体記憶装置。

【請求項7】 前記ドレイン領域上にはさらにドレイン 導電層が接触して形成されており、

20 前記第1の誘電体膜はさらに前記ドレイン導電層上に接触して形成されており、

前記電荷蓄積電極はさらに前記ドレイン導電層上にも前 記第1の誘電体膜を介して形成されており、

前記ドレイン領域は、前記電荷蓄積電極のうち前記チャネル領域上の前記第1の誘電体膜上に位置する部分との重なりを有しないように形成されている、請求項6に記載の電気的に情報の書込および消去が可能な半導体記憶装置。

【請求項8】 主表面を有する第1導電型の半導体基板と、

前記半導体基板の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成された第2導電型のソース領域 およびドレイン領域と、

前記ドレイン領域上に接触して形成されたドレイン導電 層と、

前記チャネル領域上と前記ドレイン導電層上とに接触して形成された第1の誘電体膜と、

前記第1の誘電体膜上に形成された電荷蓄積電極と、

前記電荷蓄積電極上に第2の誘電体膜を介して形成され 40 た制御電極とを備え、

前記ドレイン領域は、前記電荷蓄積電極のうち前記チャネル領域上の前記第1の誘電体膜上に位置する部分との 重なりを有しないように形成されている、電気的に情報 の書込および消去が可能な半導体記憶装置。

【請求項9】 第1導電型の半導体基板の主表面上に第2導電型の不純物を導入することによって第1の不純物領域を形成する工程と、

前記半導体基板の主表面上の所定領域に第1の誘電体膜を介して電荷蓄積電極を形成する工程と、

50 前記電荷蓄積電極上に第2の誘電体膜を介して制御電極

2

を形成する工程と、

前記電荷蓄積電極と前記制御電極との側壁部分に側壁絶 縁膜を形成する工程と、

前記制御電極と前記側壁絶縁膜とをマスクとして、前記 半導体基板に第2導電型の不純物を導入することによっ て、第2と第3の不純物領域のうちの少なくとも一方を 前記電荷蓄積電極との重なりを有しないように形成する 工程とを備えた、電気的に情報の書込むよび消去が可能 な半導体記憶装置の製造方法。

【請求項10】 第1導電型の半導体基板の主表面上に 10 第2導電型の不純物を導入することによって第1の不純 物領域を形成する工程と、

前記第1の不純物領域下に第1導電型の不純物を導入することによって、前記第1の不純物領域下に第2の不純物領域を形成する工程と、

前記半導体基板の主表面上の所定領域に第1の誘電体膜 を介して電荷蓄積電極を形成する工程と、

前記電荷蓄積電極上に第2の誘電体膜を介して制御電極 を形成する工程と、

前記制御電極をマスクとして前記半導体基板に第2導電 20型の不純物を導入することによって、第3と第4の不純物領域を形成する工程とを備え、

前記第2の不純物領域を形成する工程は、

前記第2の不純物領域と前記半導体基板との接合面深さが、前記第3および第4の不純物領域と、前記半導体基板との接合面深さよりも浅く形成されるように前記第2の不純物の導入を制御する工程を含む、電気的に情報の書込および消去が可能な半導体記憶装置の製造方法。

【請求項11】 第1導電型の半導体基板の主表面上に チャネル領域を挟むように所定の間隔を隔てて第2導電 30 型のソース領域およびドレイン領域を形成する工程と、 前記ソース領域が形成される領域上にソース導電層を接 触して形成する工程と、

少なくとも前記チャネル領域上に第1の誘電体膜を介し て電荷蓄積電極を形成する工程と、

前記電荷蓄積電極上に第2の誘電体膜を介して制御電極を形成する工程とを備えた、電気的に情報の書込および 消去が可能な半導体記憶装置の製造方法。

【請求項12】 前記チャネル領域はその表面が凹凸形 状になるように形成する、請求項11に記載の電気的に 40 情報の書込および消去が可能な半導体記憶装置の製造方 法。

【請求項13】 第1導電型の半導体基板の主表面上に チャネル領域を挟むように所定の間隔を隔てて第2導電 型のソース領域およびドレイン領域を形成する工程と、 前記ソース領域が形成される領域上にソース導電層を接 触して形成する工程と、

前記ドレイン領域が形成される領域上にドレイン導電層を接触して形成する工程と、

前記チャネル領域、前記ソース導電層および前記ドレイ 50 200とYアドレスデコーダ400には、それぞれアド

ン導電層上に接触して第1の誘電体膜を形成する工程 と、

前記第1の誘電体膜上に電荷蓄積電極を形成する工程 と、

前記電荷蓄積電極上に第2の誘電体膜を介して制御電極 を形成する工程とを備え、

前記ソース領域および前記ドレイン領域を形成する工程 は、前記ソース領域と前記ドレイン領域とを、前記電荷 蓄積電極のうち前記チャネル領域上の前記第1の誘電体 膜上に位置する部分との重なりを有しないように形成す る工程を含む、電気的に情報の書込および消去が可能な 半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、電気的に情報の書込 および消去が可能な半導体記憶装置およびその製造方法 に関し、特に、データの消去時に発生するエンデュラン ス特性の劣化の防止とデータの書込時に発生するドレイ ンディスターブ現象の防止に関するものである。

0 [0002]

【従来の技術】従来、不揮発性半導体記憶装置の1つとして、データを自由にプログラムすることができしかも電気的に情報の書込および消去が可能なEEPROM(Electrically Erasable and ProgrammableRead Only Memory)が知られている。このEEPROMは、書込および消去ともに電気的に行なえるという利点はあるが、メモリセルに2つのトランジスタを必要とするため、高集積化が困難であるという不都合があった。そこで、従来、メモリセルが1つのトランジスタで構成され、書込まれた情報電荷を電気的に一括消去することが可能なフラッシュEEPROMが提案されている。これらは、たとえば、米国特許第4、868、619号などに開示されている。

【0003】図57は、従来のフラッシュEEPROM の一般的な構成を示すブロック図である。図57を参照して、このフラッシュEEPROMは、行列状に配置されたメモリセルマトリックス100と、Xアドレスデコーダ200と、Yゲートセンスアンプ300と、Yアドレスデコーダ400と、アドレスバッファ500と、入出力バッファ600と、コントロールロジック700とを備えている。

【0004】メモリセルマトリックス100は、内部に行列状に配置された複数個のメモリトランジスタを含んでいる。メモリセルマトリックス100の行および列を選択するために、Xアドレスデコーダ200とYゲートセンスアンプ300には、列の選択情報を与えるYアドレスデコーダ400が接続されている。Xアドレスデコーダ200とYアドレスデコーダ400には、それぞれアド

1

レス情報が一時格納されるアドレスバッファ500が接・ 続されている。

【0005】Yゲートセンスアンプ300には、入出力 データを一時格納するための入出力バッファ600が接 続されている。アドレスバッファ500と入出力バッフ ァ600には、フラッシュEEPROMの動作を制御す るためのコントロールロジック700が接続されてい る。コントロールロジック700は、チップイネーブル 信号(/CE)、アウトプットイネーブル信号(/O E) およびプログラム信号 (/PGM) に基づいた制御 10 を行なう。

【0006】図58は、図57に示したメモリセルマト リックス100の概略構成を示す等価回路図である。図 58を参照して、メモリセルマトリックス100内で は、行方向に延びる複数本のワード線WL,、WL,、 …、WL, と、列方向に延びる複数本のビット線B L1、BL2、…、BL, とが互いに直交するように配 置されている。各ワード線と各ビット線との交点には、 それぞれフローティングゲート電極を有するメモリトラ ンジスタ Q_{11} 、 Q_{12} 、…、 Q_{11} が配設されている。各メ モリトランジスタのドレインは、各ビット線に接続され ている。メモリトランジスタのコントロールゲート電極 は、各ワード線に接続されている。メモリトランジスタ のソースは、各ソース線SL,、SL,、…に接続され ている。ソース線SL、、SL、、…、SL、は、両側 に配置されたソース線S₁、S₂に接続されている。

【0007】図59は、従来のスタックゲート型(積層 ゲート型)のフラッシュEEPROMを示した平面概略 図である。図60は、図59に示したA-A線に沿って 見た断面図である。図59および図60を参照して、従 30 Vェェが所定の値よりも高くなった状態が書込まれた状態 来のフラッシュEEPROMの構造について説明する。

【0008】まず、図59を参照して、コントロールゲ ート電極137は、相互に接続されて横方向(行方向) に延びるようにワード線として形成されている。ビット 線139は、ワード線137と直交するように配置され ている。そして、ビット線139は縦方向(列方向)に 並ぶドレイン拡散領域132を相互に接続している。す なわち、ビット線139は、ドレインコンタクト140 によって各ドレイン拡散領域132に電気的に接続され ている。図60を参照して、ビット線139は、スムー 40 スコート膜141の上に延びるように形成されている。 図59を参照して、ソース拡散領域133は、ワード線 137が延びる方向に沿って延在し、ワード線137と 素子分離酸化膜130とに囲まれた領域に形成されてい る。各ドレイン拡散領域132は、ワード線137と素 子分離酸化膜130とによって囲まれた領域に形成され ている。

【0009】次に、図60を参照して、P型シリコン基 板131の主表面には、ドレイン拡散領域132とソー ス拡散領域133とが所定の間隔を隔ててチャネル領域 50

を挟むように形成されている。そしてそのチャネル領域 上には膜厚100A程度の薄い酸化膜134を介してフ ローティングゲート電極135が形成されている。フロ ーティングゲート電極135から電気的に分離するよう に、フローティングゲート電極135上に層間絶縁膜1 36を介してコントロールゲート電極137が形成され ている。フローティングゲート電極135とコントロー ルゲート電極137は、多結晶シリコン層によって形成 されている。熱酸化膜138は、P型シリコン基板13 1や多結晶シリコン層からなるフローティングゲート電 極135およびコントロールゲート電極137の表面を 熱酸化することによって形成されている。フローティン グゲート電極135およびコントロールゲート電極13 7を覆うように酸化膜などからなるスムースコート膜1 41が形成されている。

【0010】次に、図60を参照して、フラッシュEE PROMの動作について説明する。まず、書込動作にお いては、ドレイン拡散領域132に6~8 V程度の電圧 Voi、コントロールゲート電極137に10~15V程 20 度の電圧 V 。, が印加される。 この電圧 V 。, 、 V 。, の印加 によって、ドレイン拡散領域132と酸化膜134の近 傍でアバランシェ降伏現象が発生する。このアバランシ ェ降伏現象によって高いエネルギーを有する電子が発生 する。この電子の一部は、コントロールゲート電極13 7に印加された電圧 V.、による電界によって、フローテ ィングゲート電極135に引き寄せられて注入される。 とのようにして、フローティングゲート電極135に電 子の蓄積が行なわれると、コントロールゲートトランジ スタのしきい値電圧Vェルが高くなる。このしきい値電圧 であり、"0"の状態と呼ばれる。

【0011】次に、消去動作においては、ソース拡散領 域133に10~12V程度の電圧V。が印加され、コ ントロールゲート電極137は接地電位、ドレイン拡散 領域133はフローティング状態に保持される。ソース 拡散領域133に印加された電圧V。による電界によっ て、フローティングゲート電極135の中の電子は薄い 酸化膜134をF-N(Fowler-Nordhei m) トンネル現象によって通過する。このようにして、 フローティングゲート電極135中の電子が引き抜かれ ることにより、コントロールゲートトランジスタのしき い値電圧Vデが低くなる。このしきい値電圧Vデが所定 の値よりも低くなった状態が消去された状態であり、

"1"の状態と呼ばれる。ここで、各メモリトランジス タのソースは、図59に示したように相互に接続されて いるので、この消去動作によってすべてのメモリセルの 一括消去が行なわれる。

【0012】さらに、読出動作においては、コントロー ルゲート電極137に5 V程度の電圧 Vc1、ドレイン拡 散領域132に1~2V程度の電圧V。,が印加される。

そのとき、コントロールゲートトランジスタのチャネル・ 領域に電流が流れるかどうか、すなわちコントロールゲ ートトランジスタが on状態か of f状態かによって上 記した"1"、"0"の判定が行なわれる。これによ り、情報の読出が行なわれる。

[0013]

【発明が解決しようとする課題】上述した従来の半導体 記憶装置では、データの書込時に以下に説明するドレイ ンディスターブ現象が生じるという問題点があった。図 61は、ドレインディスターブ現象を説明するためのメ モリセルマトリックス100の部分等価回路図である。 図62はF-Nトンネリングによるドレインディスター ブ現象を説明するための断面構造図であり、図63はバ ンド間トンネリングによるドレインディスターブ現象を 説明するための断面構造図である。

【0014】まず、図61を参照して、従来のフラッシ ュEEPROMでは、1つのメモリセルを1つのトラン ジスタで構成するため、従来のEEPROMのように選 択トランジスタが存在しない。このため、情報の書込時 では、同一のビットライン(BL,)につながる各メモ 20 リトランジスタのドレイン拡散領域(D)にはすべて書 込電圧6~8 Vが印加される。すなわち、情報の書込の ために選択された選択セルは、ビットラインBL、を介 してドレイン拡散領域(D)に6~8Vが印加され、ワ ードラインWL、を介してコントロールゲート電極 (C)に10~15 Vが印加される。この際、選択され ていない非選択セルのドレイン拡散領域(D)にもビッ トラインBL、を介して6~8Vが印加される。ドレイ ン拡散領域(D)に6~8Vが印加された非選択セル は、そのコントロールゲート電極(C)にはOVが印加 30 ば、IEEE ELECTRON DEVICE LE されている。ここで、この非選択セルが書込状態である 場合には、その非選択セルのフローティングゲート電極 に電子が蓄積された状態となっている。すなわち、フロ ーティングゲート電極の電位は約-3 V程度になってい る。この状態の非選択セルのドレイン拡散領域(D)に 6~8V、コントロールゲート電極(C)にOV(非選 択状態) が印加されると、フローティングゲート電極と ドレイン拡散領域との間には10MV/cmにも達する 高い電界が発生する。これによって、F-Nトンネリン グによるドレインディスターブ現象とバンド間トンネリ 40 ングによるドレインディスターブ現象が発生する。

【0015】すなわち、図62を参照して、フローティ ングゲート電極135とドレイン拡散領域132との間 に10MV/cmにも達する高電界が発生すると、フロ ーティングゲート電極135中に注入されている電子が F-Nトンネリングによるドレイン拡散領域132へと 引き抜かれる。この結果、非選択セルの消去が行なわれ てしまう。これが、いわゆるF-Nトンネリングによる ドレインディスターブ現象である。

【0016】次に、図63を参照して、フローティング 50 ンデュランス特性の劣化が生じるという問題点があっ

ゲート電極135とドレイン拡散領域132との間に高 電界が発生すると、バンド間トンネリングが生じ、ホー ルが発生する。その発生したホールがフローティングゲ ート電極135に注入されることによって、結果的に電 子が引き抜かれる状態と同じになる。この結果、非選択 セルの消去が行なわれてしまう。これが、いわゆるバン ド間トンネリングによるドレインディスターブ現象であ る。

【0017】このようなドレインディスターブ現象が発 生すると、ある確率で書込まれたデータが破壊されてし まい、素子の信頼性を低下させるという問題点があっ た。

【0018】さらに、従来のフラッシュEEPROMで は、データの消去時に、以下に説明するエンデュランス 特性の劣化が発生するという問題点があった。図64 は、データの消去時に発生するエンデュランス特性の劣 化を説明するための断面構造図である。図64を参照し て、従来のフラッシュEEPROMでは、消去動作の際 に、コントロールゲート電極137に0V、ソース拡散。 領域133に10~12 V程度の電圧を印加する。この 際、ソース拡散領域133の近傍では、高電界によりバ ンド間トンネリングが生じ、ホールが発生する。との発 生したホールがフローティングゲート電極135下に位 置する酸化膜134にトラップされて酸化膜134の膜 質が劣化してしまうという不都合が生じていた。このよ うに酸化膜134の膜質が劣化すると、データの消去時 にフローティングゲート電極135から電子を引き抜き にくくなるという問題点がある。このような現象は、

「エンデュランス特性の劣化」と呼ばれており、たとえ TTERS, VOL. 10, No. 3, March 1 989、PP117-119に開示されている。

【0019】また、従来のフラッシュEEPROMで は、図58に示したように、各メモリセルトランジスタ のソースはソース線SL、、SL、、…に接続されてい る。ととで、従来ではとのソース線SL、、SL、とし て、ソース拡散領域133自体を用いていた。すなわ ち、複数のメモリセルトランジスタに共通するソース拡 散領域133を形成することによってソース線SL1、 SL,を構成していた。

【0020】しかしながら、このようにソース拡散領域 133によってソース線SL、、SL、、…を構成する と、微細化に伴ってソース拡散領域133の大きさが小 さくなった場合にソース線SL、、SL、、…の抵抗が 増加するという不都合が生じていた。この結果、データ 信号が遅延するという問題点があった。

【0021】上記のように、従来のフラッシュEEPR OMでは、データの書込時にドレインディスターブ現象 が生じるという問題点があり、またデータの消去時にエ

た。さらに素子が微細化されるとソース線SL、、SL・ 、、…を構成するソース拡散領域133の抵抗が上昇してしまうという問題点があった。

【0022】この発明は、上記のような課題を解決するためになされたもので、請求項1および2に記載の発明の1つの目的は、半導体記憶装置において、素子の信頼性を向上させることである。

【0023】請求項1に記載の発明のもう1つの目的は、半導体記憶装置において、データの書込時に発生するドレインディスターブ現象とデータの消去時に発生するエンデュランス特性の劣化を有効に防止することである。

【0024】請求項2に記載の発明のもう1つの目的は、半導体記憶装置において、データの消去時のエンデュランス特性の劣化を有効に防止するとともに素子の微細化を図ることである。

【0025】請求項2に記載の発明のさらにもう1つの目的は、半導体記憶装置において、パンチスルー現象を極力防止しながらデータの消去時のエンデュランス特性の劣化を有効に防止することである。

【0026】請求項2に記載の発明のもう1つの目的は、半導体記憶装置において、バンド間トンネリングによるドレインディスターブ現象とエンデュランス特性の劣化を有効に防止することである。

【0027】請求項3~請求項8に記載の発明の目的は、半導体記憶装置において、ソース線を構成するソース領域の抵抗値を低下させることである。

【0028】請求項7に記載の発明のもう1つの目的は、ドレインディスターブ現象とエンデュランス特性の 劣化を有効に防止することである。

【0029】請求項9に記載の発明の目的は、半導体記憶装置の製造方法において、ドレインディスターブ現象とエンデュランス特性の劣化を有効に防止することが可能な半導体記憶装置を容易に製造することである。

【0030】請求項10に記載の発明の目的は、半導体記憶装置の製造方法において、パンチスルー現象を極力防止しながらエンデュランス特性の劣化を有効に防止することが可能な半導体記憶装置を容易に製造することである。

【0031】請求項11~請求項13に記載の発明の目 40 的は、半導体記憶装置の製造方法において、ソース線を 構成するソース領域の抵抗値を有効に低減し得る半導体 記憶装置を容易に製造することである。

[0032]

【課題を解決するための手段】請求項1における半導体記憶装置は、電荷蓄積電極と制御電極とを有する積層ゲート型の電気的に情報の書込および消去が可能な半導体記憶装置であって、主表面を有する第1導電型の半導体基板と、半導体基板の主表面上にチャネル領域を挟むように所定の間隔を隔てて形成され、それらのうち少なく

とも一方がチャネル領域上に位置する電荷蓄積電極との 重なりを有しないように形成された第2導電型の第1と 第2の不純物領域と、チャネル領域に位置する半導体基 板の主表面上に形成された第2導電型の第3の不純物領 域とを備えている。

【0033】請求項2における半導体記憶装置は、積層ゲート型の電気的に情報の書込および消去が可能な半導体記憶装置であって、主表面を有する第1導電型の半導体基板と、その半導体基板の主表面上にチャネル領域を挟むように所定の間隔を隔てて形成された第2導電型の第1と第2の不純物領域と、チャネル領域に位置する半導体基板の主表面上に形成された第2導電型の第3の不純物領域と、第3の不純物領域下に形成され、半導体基板との接合面深さが第1と第2の不純物領域と半導体基板との接合面深さよりも浅く形成された第1導電型の第4の不純物領域と、第3の不純物領域上に第1の誘電体膜を介して形成された電荷蓄積電極と、その電荷蓄積電極上に第2の誘電体膜を介して形成された制御電極とを備えている。

20 【0034】請求項3~5における半導体記憶装置は、 主表面を有する第1導電型の半導体基板と、その半導体 基板の主表面上にチャネル領域を挟むように所定の間隔 を隔てて形成された第2導電型のソース領域およびドレ イン領域と、ソース領域上に接触して形成されたソース 導電層と、少なくともチャネル領域上に第1の誘電体膜 を介して形成された電荷蓄積電極と、その電荷蓄積電極 上に第2の誘電体膜を介して形成された制御電極とを備 えている。

【0035】また、好ましくは、上記したチャネル領域 30 に位置する半導体基板の主表面が凹凸形状を有するよう に構成する。また、好ましくは、チャネル領域に位置す る半導体基板の主表面上に第2導電型の不純物領域を形 成するように構成する。

【0036】請求項6および7における半導体記憶装置は、主表面を有する第1導電型の半導体基板と、その半導体基板の主表面上にチャネル領域を挟むように所定の間隔を隔てて形成された第2導電型のソース領域およびドレイン領域と、ソース領域上に接触して形成されたソース導電層と、少なくともチャネル領域上とソース導電層上とに接触して形成された第1の誘電体膜と、その第1の誘電体膜上に形成された電荷蓄積電極と、その電荷蓄積電極上に第2の誘電体膜を介して形成された制御電極とを備えている。そして、そのソース領域は、電荷蓄積電極のうち上記したチャネル領域上の第1の誘電体膜上に位置する部分との重なりを有しないように形成されている。

【0037】また、好ましくは、上記したドレイン領域上にさらにドレイン導電層が接触して形成され、上記した第1の誘電体膜はさらにそのドレイン導電層上に接触 50 して形成されており、電荷蓄積電極はさらにドレイン導 電層上に第1の誘電体膜を介して形成されている。そし・ て、ドレイン領域は、電荷蓄積電極のうちチャネル領域 上の第1の誘電体膜上に位置する部分との重なりを有し ないように形成されている。

11

【0038】請求項8における半導体記憶装置は、主表 面を有する第1導電型の半導体基板と、その半導体基板 の主表面上にチャネル領域を挟むように所定の間隔を隔 てて形成された第2導電型のソース領域およびドレイン 領域と、ドレイン領域上に接触して形成されたドレイン 導電層と、チャネル領域上とドレイン導電層上とに接触 して形成された第1の誘電体膜と、その第1の誘電体膜 上に形成された電荷蓄積電極と、その電荷蓄積電極上に 第2の誘電体膜を介して形成された制御電極とを備えて いる。そして、ドレイン領域は、電荷蓄積電極のうちチ ャネル領域上の第1の誘電体膜上に位置する部分との重 なりを有しないように形成されている。

【0039】請求項9における半導体記憶装置の製造方 法は、第1導電型の半導体基板の主表面上に第2導電型 の不純物を導入することによって第1の不純物領域を形 成する工程と、半導体基板の主表面上の所定領域に第1 の誘電体膜を介して電荷蓄積電極を形成する工程と、そ の電荷蓄積電極上に第2の誘電体膜を介して制御電極を 形成する工程と、電荷蓄積電極と制御電極との側壁部分 に側壁絶縁膜を形成する工程と、制御電極と側壁絶縁膜 とをマスクとして半導体基板に第2導電型の不純物を導 入することによって第2と第3の不純物領域のうちの少 なくとも一方を電荷蓄積電極との重なりを有しないよう に形成する工程とを備えている。

【0040】請求項10における半導体記憶装置の製造 方法は、第1導電型の半導体基板の主表面上に第2導電 型の不純物を導入することによって第1の不純物領域を 形成する工程と、その第1の不純物領域下に第1導電型 の不純物を導入することによって第1の不純物領域下に 第2の不純物領域を形成する工程と、半導体基板の主表 面上の所定領域に第1の誘電体膜を介して電荷蓄積電極 を形成する工程と、その電荷蓄積電極上に第2の誘電体 膜を介して制御電極を形成する工程と、制御電極をマス クとして半導体基板に第2導電型の不純物を導入すると とによって第3と第4の不純物領域を形成する工程とを 備えている。そして、上記した第2の不純物領域を形成 40 する工程は、その第2の不純物領域と半導体基板との接 合面深さが第3 および第4 の不純物領域と半導体基板と の接合面深さよりも浅く形成されるように第2の不純物 の導入を制御する工程を含んでいる。

【0041】請求項11および12における半導体記憶 装置の製造方法は、第1導電型の半導体基板の主表面上 にチャネル領域を挟むように所定の間隔を隔てて第2導 電型のソース領域およびドレイン領域を形成する工程 と、そのソース領域が形成される領域上にソース導電層 を接触して形成する工程と、少なくともチャネル領域上 50 うに形成されているので、データの書込時に非選択セル

に第1の誘電体膜を介して電荷蓄積電極を形成する工程 と、その電荷蓄積電極上に第2の誘電体膜を介して制御 電極を形成する工程とを備えている。

【0042】また、好ましくは、上記したチャネル領域 をその表面が凹凸形状になるように形成する。

【0043】請求項13における半導体記憶装置の製造 方法は、第1導電型の半導体基板の主表面上にチャネル 領域を挟むように所定の間隔を隔てて第2導電型のソー ス領域およびドレイン領域を形成する工程と、ソース領 域が形成される領域上にソース導電層を接触して形成す る工程と、ドレイン領域が形成される領域上にドレイン 導電層を接触して形成する工程と、チャネル領域、ソー ス導電層およびドレイン導電層上に接触して第1の誘電 体膜を形成する工程と、その第1の誘電体膜上に電荷蓄 積電極を形成する工程と、その電荷蓄積電極上に第2の 🕆 誘電体膜を介して制御電極を形成する工程とを備えてい る。そして、上記したソース領域およびドレイン領域を 形成する工程は、ソース領域とドレイン領域とを電荷蓄 積電極のうちチャネル領域上の第1の誘電体膜上に位置 20 する部分との重なりを有しないように形成する工程を含 んでいる。

[0044]

30

【作用】請求項1に係る半導体記憶装置では、第1導電 型の半導体基板の主表面上にチャネル領域を挟むように 所定の間隔を隔てて第2導電型の第1と第2の不純物領 域が形成され、チャネル領域に位置する半導体基板の主 表面上に第2導電型の第3の不純物領域が形成されてい るので、データの消去時に第3の不純物領域とソース領 域となる第2または第3の不純物領域との境界領域に高 電界がかかることがなく、この領域におけるバンド間ト ンネリングの発生が有効に防止される。これにより、デ ータの消去時に発生するバンド間トンネリング自体が従 来に比べて軽減されるとともに、バンド間トンネリング の発生位置が第3の不純物領域の下方に位置し第1の誘 電体膜から遠くなる。この結果、データの消去時にバン ド間トンネリングにより発生したホールが第1の誘電体 膜にトラップされるのが有効に防止される。これによ り、データの消去時に第1の誘電体膜の膜質が劣化する こともなく電荷蓄積電極から電子が引き抜きにくくなる という不都合も生じない。また、この第3の不純物領域 によって、データの書込時に非選択セルの第3の不純物 領域とドレイン領域となる第2または第3の不純物領域 との境界領域で発生するバンド間トンネリングも軽減さ れるので、データの書込時に非選択セルで発生するバン ド間トンネリングによるドレインディスターブ現象が軽 滅される。

【0045】さらに、この請求項1に係る半導体記憶装 置では、第1の不純物領域と第2の不純物領域のうちの 少なくとも一方が電荷蓄積電極との重なりを有しないよ の電荷蓄積電極とドレイン領域となる第1または第2の・不純物領域との間の電界が従来に比べて弱められ、F-Nトンネリングによるドレインディスターブ現象が有効に防止される。また、電荷蓄積電極とドレイン領域となる第1または第2の不純物領域とが重なりを有しないので、非選択セルの電界集中が発生する位置が電荷蓄積電極の直下に位置しなくなり、バンド間トンネリングにより発生するホールも電荷蓄積電極の直下に位置しなくなる。これにより、バンド間トンネリングにより発生したホールが電荷蓄積電極に注入されるのが防止され、バンド間トンネリングによるドレインディスターブ現象が有効に防止される。

13

【0046】請求項2に係る半導体記憶装置では、第1 導電型の半導体基板の主表面上にチャネル領域を挟むよ うに所定の間隔を隔てて所定の接合深さを有する第2導 電型の第1と第2の不純物領域が形成され、チャネル領 域に位置する半導体基板の主表面上に第2導電型の第3 の不純物領域が形成されるので、請求項1と同様に、電 荷蓄積電極から電子が引き抜かれにくくなるという不都 合が生じないとともに、データの書込時に非選択セルで 20 発生するバンド間トンネリングによるドレインディスタ ーブ現象も軽減される。さらに、この請求項2に係る半 導体記憶装置では、チャネル領域に位置する半導体基板 の領域に第2導電型の第3の不純物領域下に第1導電型 の第4の不純物領域が形成されているので、第3の不純 物領域の存在によって形成されるチャネル領域が第3の 不純物領域の下に位置してそのチャネル領域への電荷蓄 積電極からの電界が弱められる場合にも、上記した第4 の不純物領域の不純物濃度を高くすることによってアバ ランシェ現象が促進され、データの書込時の書込効率の 低下が有効に防止される。しかも、第4の不純物領域は 第1と第2の不純物領域の接合深さよりも浅い領域に形 成されているので、それに比例して第3の不純物領域も 浅くなり、第3の不純物領域下に位置するチャネル領域 への電荷蓄積電極からの電界が弱められるのが有効に防 止される。これにより、素子の微細化に伴って電荷蓄積 電極からの制御が不可能となるいわゆるパンチスルー現 象が発生するのが極力防止される。つまり、この請求項 2に係る半導体記憶装置では、パンチスルー現象の発生 が極力防止されながら、データの消去時に電荷蓄積電極 40 から電子を引き抜きにくくなる現象(エンデュランス特 性の劣化)が有効に防止される。

【0047】請求項3~5に係る半導体記憶装置では、 ソース領域上に接触してソース導電層が形成されている ので、各メモリトランジスタに共通のソース領域を形成 した場合において素子の微細化に伴ってそのソース領域 が小さくなったとしてもソース領域の抵抗の上昇が有効 に防止される。

【0048】また、上記したチャネル領域に位置する半 導体基板の主表面を凹凸形状を有するように形成すれ は、その凹凸形状の凸部において電界集中が発生しやすくなり、チャネル領域にかかる垂直電界が強められる。 これにより、書込の際に電子が電荷蓄積電極に飛び込みやすくなり、また消去の際に電荷蓄積電極から電子が引き抜かれやすくなる。この結果、書込および消去の効率が向上される。

【0049】さらに、チャネル領域に位置する半導体基板の主表面上に第2導電型の不純物領域を形成すれば、データの消去時にその不純物領域とソース領域との境界10 領域に高電界がかかることがなく、この領域におけるバンド間トンネリングの発生が有効に防止される。これにより、データの消去時に発生するバンド間トンネリング自体が従来に比べて軽減されるとともに、バンド間トンネリングの発生位置がその不純物領域の下に位置し第1の誘電体膜から遠くなる。この結果、データの消去時にバンド間トンネリングにより発生したホールが第1の誘電体膜にトラップされるのが有効に防止される。

【0050】請求項6および7に係る半導体記憶装置で は、ソース領域上に接触してソース導電層が形成されて いるので、各メモリトランジスタに共通するソース領域 を形成した場合において素子の微細化に伴ってそのソー ス領域が小さくなったとしてもソース領域の抵抗が上昇 するのが有効に防止される。また、第1の誘電体膜がソ ース導電層上にも形成され、その第1の誘電体膜上に電 荷蓄積電極が形成されているので、データの消去時に電 荷蓄積電極とソース導電層との重なり部分で電荷蓄積電 極から電子が引き抜かれる。また、その重なり部分の面 積は自由に設定できるので、重なり部分の面積を大きく 取れば、良好な消去特性が得られる。これと同時に、ソ ース領域が電荷蓄積電極のうちチャネル領域上の第1の 誘電体膜上に位置する部分との重なりを有しないように 形成されているので、電界集中が発生する位置がチャネ ル領域上の電荷蓄積電極の直下に位置しなくなり、バン ド間トンネリングにより発生するホールもチャネル領域 上の電荷蓄積電極の直下に位置しなくなる。これによ り、データの消去時にバンド間トンネリングにより発生 したホールが第1の誘電体膜にトラップされるのが有効 に防止される。また、上記したドレイン領域上にさらに ドレイン導電層を接触して形成し、そのドレイン導電層 上に第1の誘電体膜を介して電荷蓄積電極を形成し、ド レイン領域を電荷蓄積電極のうちチャネル領域上の第1 の誘電体膜上に位置する部分との重なりを有しないよう に形成すれば、次のような作用が得られる。すなわち、 ドレイン導電層と電荷蓄積電極との重なり部分でF-N 電流によるデータの書込が行なわれる。また、その重な り部分の面積は自由に設定できるので、重なり部分の面 積を大きく取れば、良好な書込特性が得られる。これと 同時にドレイン領域は電荷蓄積電極のうちチャネル領域 上の第1の誘電体膜上に位置する部分との重なりを有し 50 ないように形成されているので、非選択セルの電界集中

15

が発生する位置が電荷蓄積電極のうちチャネル領域上に・ 位置する部分の直下に位置しなくなり、バンド間トンネ リングにより発生するホールも電荷蓄積電極の直下に位 置しなくなる。これにより、バンド間トンネリングによ り発生したホールが電荷蓄積電極に注入されるのが防止 され、バンド間トンネリングによるドレインディスター ブ現象が有効に防止される。また、チャネル領域上の電 荷蓄積電極とドレイン領域との間の電界も弱められるの でF-Nトンネリングによるドレインディスターブ現象 も防止される。

【0051】請求項8に係る半導体記憶装置では、ドレ イン領域上にドレイン導電層が接触して形成され、その ドレイン領域上にも第1の誘電体膜を介して電荷蓄積電 極が形成されているので、そのドレイン導電層と電荷蓄 積電極との重なり部分でF-N電流によりデータの書込 動作が行なわれる。また、その重なり部分の面積は自由 に設定できるので、重なり部分の面積を大きく取れば、 良好な書込特性が得られる。これと同時に、ドレイン領 域が電荷蓄積電極のうちチャネル領域上の第1の誘電体 膜上に位置する部分との重なりを有しないように形成さ 20 れているので、非選択セルの電界集中が発生する位置が 電荷蓄積電極の直下に位置しなくなり、バンド間トンネ リングにより発生するホールも電荷蓄積電極の直下に位 置しなくなる。との結果、バンド間トンネリングにより 発生したホールが電荷蓄積電極に注入されるのが防止さ れ、バンド間トンネリングによるドレインディスターブ 現象が防止される。また、チャネル領域上の電荷蓄積電 極とドレイン領域との間の電界も弱められるのでF-N トンネリングによるドレインディスターブ現象も防止さ れる。

【0052】請求項9に係る半導体記憶装置の製造方法 では、電荷蓄積電極と制御電極との側壁部分に側壁絶縁 膜が形成され、制御電極と側壁絶縁膜とをマスクとして 半導体基板に第2導電型の不純物が導入されることによ って第2と第3の不純物領域のうちの少なくとも一方が 形成されるので、第2と第3の不純物領域のうちの少な くとも一方が容易に電荷蓄積電極と重ならないように形 成される。これにより、データの書込時に非選択セルの 電荷蓄積電極とドレイン領域となる第2または第3の不 純物領域との間の電界が従来に比べて弱められ、F-N トンネリングによるドレインディスターブ現象が有効に 防止される。また、非選択セルの電界集中が発生する位 置が電荷蓄積電極の直下に位置しなくなり、バンド間ト ンネリングにより発生するホールも電荷蓄積電極の直下 に位置しなくなる。これにより、バンド間トンネリング により発生したホールが電荷蓄積電極に注入されるのが 防止され、バンド間トンネリングによるドレインディス ターブ現象が有効に防止される。

【0053】さらにこの請求項9に係る半導体記憶装置 の製造方法では、第1導電型の半導体基板の主表面上に 50 に製造される。

第2導電型の不純物を導入することによって第1の不純 物領域が形成されるので、チャネル領域に位置する第1 の不純物領域とソース領域となる第2または第3の不純 物領域との境界領域においてデータの消去時に高電界が かかることがなく、この領域におけるバンド間トンネリ ングの発生が有効に防止される。これにより、データの 消去時に発生するバンド間トンネリング自体が従来に比 べて軽減されるとともに、バンド間トンネリングの発生 位置が第3の不純物領域の下方に位置し第1の誘電体膜 10 から遠くなる。この結果、データの消去時にバンド間ト ンネリングにより発生したホールが第1の誘電体膜にト ラップされるのが有効に防止される。これにより、デー タの消去時に第1の誘電体膜の膜質が劣化することもな く、電荷蓄積電極から電子が引き抜かれにくくなるとい う不都合も生じない。さらに、第1の不純物領域によっ てデータの書込時に非選択セルの第1の不純物領域とド レイン領域となる第2または第3の不純物領域との境界 領域で発生するバンド間トンネリングも軽減されるの で、データの書込時に非選択セルで発生するバンド間ト ンネリングによるドレインディスターブ現象も軽減され る。

【0054】請求項10に係る半導体記憶装置の製造方 法では、第1導電型の半導体基板の主表面上に第2導電 型の不純物が導入されることによって第1の不純物領域 が形成されるので、請求項3と同様に、電荷蓄積電極か ら電子が引き抜かれにくくなるという不都合が生じない とともに、データの書込時に非選択セルで発生するバン ド間トンネリングによるドレインディスターブ現象も軽 減される。さらに、第1の不純物領域が形成される領域 よりも深い領域に第1導電型の不純物を導入することに よって第1の不純物領域を覆う第2の不純物領域が形成 されるので、第1の不純物領域の存在によってチャネル 領域が第1の不純物領域の下に位置してそのチャネル領 域への電荷蓄積電極からの電界が弱められる場合にも、 第2の不純物領域の不純物濃度を高くすればアバランシ ェ現象が促進され、データの書込時に書込効率が低下す るのが有効に防止される。また、第2の不純物領域は、 それぞれソース領域またはドレイン領域を構成する第3 と第4の不純物領域の接合深さよりも浅い深さを有する ように形成されるので、それに比例して第1の不純物領 域も浅くなり、第1の不純物領域下に位置するチャネル 領域への電荷蓄積電極からの電界が弱められるのが有効 に防止され、電荷蓄積電極からの制御が不可能となるい わゆるパンチスルー現象が有効に防止される。

【0055】請求項11および12に係る半導体記憶装 置の製造方法では、ソース領域が形成される領域上にソ ース導電層が接触して形成されるので、素子が微細化さ れてソース領域の大きさが小さくなったとしてもソース 領域の抵抗の上昇を有効に防止し得る半導体装置が容易

17

【0056】また、上記したチャネル領域の表面を凹凸・ 形状に形成すれば、その凹凸形状の凸部によって電界集 中が発生しやすくなりチャネル領域における垂直電界が 強められる。これにより、データの消去時に電荷蓄積電 極から電子が引き抜かれやすくなるとともにデータの書 込時に電荷蓄積電極に電子が注入されやすくなる。との 結果、データの書込効率および消去効率が良好な半導体 記憶装置が容易に製造される。

【0057】請求項13に係る半導体記憶装置の製造方 法では、ソース領域が形成される領域上にソース導電層 が接触して形成されるので素子が微細化されてソース領 域の大きさが小さくなったとしてもソース領域の抵抗の 上昇が有効に防止される。また、そのソース導電層上に 第1の誘電体膜を介して電荷蓄積電極が形成されるの で、そのソース導電層と電荷蓄積電極との重なり部分で 消去動作が行なわれる。これと同時に、ソース領域がい わゆるオフセット構造に形成されているので、ソース領 域の近傍でバンド間トンネリングにより発生するホール がチャネル領域上の電荷蓄積電極の直下に位置しなくな る。これにより、バンド間トンネリングにより発生した 20 ホールが第1の誘電体膜に注入されるのが防止される。 また、ドレイン領域が形成される領域上にドレイン導電 層が形成され、そのドレイン導電層上にも第1の誘電体 膜を介して電荷蓄積電極が形成されているので、そのド レイン導電層と電荷蓄積電極との重なり部分でF-N電 流を用いて書込動作が行なわれる。これと同時に、ドレ イン導電層もいわゆるオフセット構造に形成されている ので、非選択セルの電界集中が発生する位置がチャネル 領域上の電荷蓄積電極の直下に位置しなくなり、バンド 間トンネリングにより発生するホールもチャネル領域上 30 の電荷蓄積電極の直下に位置しなくなる。これにより、 バンド間トンネリングにより発生したホールが電荷蓄積 電極に注入されるのが防止され、バンド間トンネリング によるドレインディスターブ現象が有効に防止される。 また、チャネル領域上の電荷蓄積電極とドレイン領域と の間の電界も弱められるので、F-Nトンネリングによ るドレインディスターブ現象も防止される。

[0058]

【実施例】実施例1

以下、本発明の実施例を図面に基づいて説明する。

【0059】図1は本発明の第1実施例によるスタック ゲート型のフラッシュEEPROMを示した断面構造図 である。図2は図1に示したフラッシュEEPROMの メモリセル部分を示した断面構造図である。図1および 図2を参照して、第1実施例のフラッシュEEPROM の構造について説明する。

【0060】との第1実施例のフラッシュEEPROM では、P型シリコン基板 1 の主表面上の所定領域にチャ ネル領域 14を挟むように所定の間隔を隔ててN型のド レイン拡散領域9とソース拡散領域10とが形成されて

いる。チャネル領域14に位置するP型シリコン基板1 の主表面上にはN型不純物層3が形成されている。N型 不純物層3下には、ドレイン拡散領域9およびソース拡 散領域10の接合面深さよりも浅い接合面深さを有する ようにP型不純物層2が形成されている。N型不純物層 3上には酸化膜4を介してフローティングゲート電極5 が形成されている。フローティングゲート電極上には層 間絶縁膜6を介してコントロールゲート電極7が形成さ れている。フローティングゲート電極5およびコントロ ールゲート電極7の両側壁部分にはサイドウォール酸化 膜8が形成されている。ドレイン拡散領域9上にコンタ クトホール11aを有するとともにその上表面が平坦化 された層間絶縁膜11が全面を覆うように形成されてい る。コンタクトホール11a内でドレイン拡散領域9に 電気的に接続されるとともに層間絶縁膜11の表面上に 沿って延びるようにTiNからなるチタン合金膜12が 形成されている。チタン合金膜12上にはアルミニウム 合金配線層13が形成されている。

【0061】酸化膜4は100A程度の厚みを有してい る。フローティングゲート電極5は、ポリシリコン層に よって形成されており、その厚みは1000A程度であ る。層間絶縁膜6は、酸化膜と窒化膜との複合膜によっ て形成されており、その厚みは200A程度である。コ ントロールゲート電極7は、ポリシリコン層によって形 成されており、その厚みは2500Å程度である。層間 平坦化膜11は、PSG膜やBPSG膜とノンドープ酸 化膜との積層膜、またはPSG膜やBPSG膜と窒化膜 とノンドープ酸化膜との積層膜によって形成されてお り、その厚みは5000~15000A程度である。コ ンタクトホール 11aの開口寸法は、 $0.6\sim1.5\mu$ m程度である。チタン合金膜12は500A程度の厚み で形成されており、アルミニウム合金配線層13は10 000A程度の厚みで形成されている。 このチタン合金 膜12とアルミニウム合金配線層13とによってビット 線が構成されている。

【0062】ととで、との第1実施例では、ドレイン拡 散領域9がフローティングゲート電極5と重ならないい わゆるオフセット構造を有している。また、上記したよ ろに、チャネル領域14の表面領域にN型不純物層3が 40 形成されており、そのN型不純物層3下にドレイン拡散 領域9およびソース拡散領域10よりも浅い深さを有す るP型不純物層2が形成されている。この第1実施例で は、このように構成することによって、以下のような効 果を得ることができる。

【0063】すなわち、この第1実施例では、チャネル 領域14の表面領域にソース拡散領域10と同じ導電型 のN型不純物層3を形成することによって、データの消 去時にN型不純物層3とN型のソース拡散領域10との 境界領域に高電界がかかることがない。これにより、こ 50 の領域におけるバンド間トンネリングの発生が有効に防

40

20

止される。この結果、データの消去時に発生するバンド・ 間トンネリング自体が従来に比べて軽減される。また、 N型不純物層3の存在によって、高電界がかかる領域が N型不純物層3の下方のP型不純物層2とN型のソース 拡散領域10との境界領域に移動する。これにより、バ ンド間トンネリングの発生位置もN型不純物層3の下方 に位置するようになるので、バンド間トンネリングの発 生位置から酸化膜4までの距離が従来に比べて遠くな る。この結果、データの消去時にバンド間トンネリング により発生したホールが酸化膜4にトラップされるのが 10 有効に防止される。これにより、データの消去時に酸化 膜4の膜質が劣化することもなく、フローティングゲー ト電極5から電子が引き抜かれにくくなるという不都合 も生じない。つまり、データの消去時のエンデュランス 特性の劣化を有効に防止することができる。また、N型 不純物層3の存在によって、データの書込時に非選択セ ルのドレイン拡散領域9とN型不純物層3との境界領域 でバンド間トンネリングが発生するのも防止される。と れにより、データの書込時に非選択セルで発生するバン ド間トンネリングによるドレインディスターブ現象も軽 20 減される。

【0064】また、この第1実施例では、N型不純物層 3の真下にP型不純物層2を形成することによって、書 込特性の低下を防止することができる。すなわち、N型 不純物層3の存在によって、形成されるチャネルはN型 不純物層3の下に位置するようになるので、そのチャネ ルへのフローティングゲート電極5からの電界が従来に 比べて弱められ、書込効率が低下する恐れがある。そと で、本実施例では、N型不純物層3を覆うようにP型不 純物層2を形成し、そのP型不純物層2の不純物濃度を 高くすることによって、P型不純物層2とドレイン拡散 領域9との境界領域においてより高い電界を発生させ る。これにより、アバランシェ現象が促進され、書込効 率を向上させることができる。この結果、N型不純物層 3を設けたことによる書込効率の低下を有効に防止する ことができる。

【0065】さらに、この第1実施例では、P型不純物 層2をドレイン拡散領域9およびソース拡散領域10の 接合深さよりもその深さが浅くなるように形成すること によって、N型不純物層3のP型シリコン基板1の表面 からの深さを浅くしている。すなわち、N型不純物層3 の深さは、その下に形成されるP型不純物層2の深さを 変えることによって或る程度制御可能であり、P型不純 物層2の深さを浅くすることによりN型不純物層3の深 さもそれに比例して浅くすることができる。このよう に、N型不純物層3の深さを浅くすることにより、N型 不純物層3の下に形成されるチャネルをフローティング ゲート電極5に極力近づけることができ、フローティン グゲート電極5からチャネルに加えられる電界が弱めら れるのが有効に防止される。この結果、素子の微細化に 50 伴って発生するフローティングゲート電極5からの制御 が不可能となるいわゆるパンチスルー現象を極力防止す ることができる。つまり、この第1実施例では、パンチ スルー現象を極力防止しながら、データの消去時に発生 するエンデュランス特性の劣化を有効に防止することが できる。

【0066】また、この第1実施例では、ドレイン拡散 領域9をフローティングゲート電極5と重ならないいわ ゆるオフセット構造に形成することにより、データの書 込時に非選択セルで発生するドレインディスターブ現象 を有効に防止することができる。すなわち、ドレイン拡 散領域9をフローティングゲート電極5と重ならないよ うに形成することによって、データの書込時に非選択セ ルのフローティングゲート電極5とドレイン拡散領域9 との間の電界が従来に比べて弱められるので、F-Nト ンネリングによるドレインディスターブ現象を有効に防 止することができる。また、ドレイン拡散領域9をフロ ーティングゲート電極5と重ならないように形成すると とによって、データの消去時に非選択セルの電界集中が 発生する位置がフローティングゲート電極5の直下に位 置しなくなるので、バンド間トンネリングにより発生す るホールもフローティングゲート電極5の直下に位置し なくなる。これにより、バンド間トンネリングによるホ ールがフローティングゲート電極5に注入されるのが防 止されるので、バンド間トンネリングによるドレインデ ィスターブ現象をも有効に防止することができる。

【0067】このように、この第1実施例のフラッシュ EEPROMでは、データの消去時に発生するエンデュ ランス特性の劣化と、データの書込時に発生するドレイ ンディスターブ現象を有効に防止することができ、素子 の微細化も図ることができる。これにより、フラッシュ EEPROMの信頼性を向上させることができる。

【0068】次に、図2を参照して、第1実施例のフラ ッシュEEPROMの動作について説明する。

【0069】まず、書込動作においては、ドレイン拡散 領域9に6~8 V程度の電圧V。1、コントロールゲート 電極7に10~15 V程度の電圧V。,が印加される。と の電圧V。1、V。1の印加によって、ドレイン拡散領域9 とP型不純物層2との境界領域の近傍で高電界が発生す る。この高電界によってアバランシェ降伏現象が発生 し、これにより高いエネルギを有する電子が発生する。 との電子の一部は、コントロールゲート電極7に印加さ れた電圧V。、による電荷によって、フローティングゲー ト電極5に引き寄せられて注入される。このようにフロ ーティングゲート電極5に電子の蓄積が行なわれると、 コントロールゲートトランジスタのしきい値電圧Vェルが 高くなる。このしきい値電圧Vィゕが所定の値よりも高く なった状態が書込まれた状態であり、"0"の状態と呼 ばれる。

【0070】次に、消去動作においては、ソース拡散領

30

域10に10~12 V程度の電圧V、が印加され、コン・ トロールゲート電極7は接地電位、ドレイン拡散領域9 はフローティング状態に保持される。ソース拡散領域1 0に印加された電圧V。による電界によって、フローテ ィングゲート電極5の中の電子は薄い酸化膜4をF-N トンネル現象によって通過する。このようにしてフロー ティングゲート電極5中の電子が引き抜かれることによ って、コントロールゲートトランジスタのしきい値電圧 V_τμが低くなる。このしきい値電圧V_τμが所定の値より も低くなった状態が消去された状態であり、"1"の状 10 態と呼ばれる。なお、消去動作の際にソース拡散領域1 0 に高電圧が印加されるが、本実施例ではチャネル領域 の表面にN型不純物層3が形成されているため、N型不 純物層3とN型のソース拡散領域10との間で高電界が かかることはない。これにより、本実施例では、従来消 去動作の際に発生していたエンデュランス特性の劣化を 有効に防止することができる。

21

【0071】さらに、読出動作においては、コントロー ルゲート電極7に5 V程度の電圧 Vax、ドレイン拡散領 域9に1~2∨程度の電圧∨ススが印加される。そのと き、コントロールゲートトランジスタのチャネル領域に 電流が流れるかどうか、すなわちコントロールゲートト ランジスタがon状態かoff状態かによって上記した "1"、"0"の判定が行なわれる。これにより、情報 の読出が行なわれる。

【0072】図3~図13は、図1に示した第1実施例 のフラッシュEEPROMの製造プロセス(第1工程~ 第11工程)を説明するための断面構造図である。図1 および図3~図13を参照して、次に第1実施例のフラ ッシュEEPROMの製造プロセスについて説明する。 【0073】まず、図3に示すように、P型シリコン基 板1の主表面上の所定領域にウェル領域および素子分離 酸化膜(図示せず)を形成する。その後、N型の不純物 である砒素 (As) を10KeV、~1012/cm2 の 注入条件下でイオン注入するとともに、P型の不純物で あるボロン(B)を50KeV、~1013/cm1の条 件下でイオン注入する。これにより、P型不純物層2a とN型不純物層3aが形成される。このN型不純物層3 aの形成によって、後述するベリッドチャネル型のメモ リセルの形成が可能となる。また、P型不純物層2a は、後述するドレイン拡散領域9およびソース拡散領域 10よりもその深さが浅くなるように形成する。

【0074】次に、図4に示すように、全面に100人 程度の厚みを有する酸化膜層4aを形成した後、その酸 化膜層4a上に第1のポリシリコン層5aを1000Å 程度の厚みで形成する。そして、その第1のポリシリコ ン層5a上に酸化膜と窒化膜との複合膜からなる層間絶 縁膜層6aを200Å程度の厚みで形成した後、その層 間絶縁膜層6a上に第2のポリシリコン層7aを250 0 A程度の厚みで形成する。

【・0075】次に、図5に示すように、第2のポリシリ コン層7a上の所定領域にレジスト15を形成する。そ のレジスト15をマスクとして異方性エッチングを行な うことによって、第2のポリシリコン層7a、層間絶縁 膜層6a、第1のポリシリコン層5a、および酸化膜層 4 a をパターニングする。これにより、図6に示すよう なコントロールゲート電極7、層間絶縁膜6、フローテ ィングゲート電極5、および酸化膜4が形成される。こ の後、レジスト15を除去する。

【0076】次に、図7に示すように、メモリセルのド レイン拡散領域となる領域を覆うようにレジスト16を 形成する。このレジスト16およびコントロールゲート 電極7をマスクとしてP型シリコン基板1の主表面に砒 素(As)を35KeV、1×101/cm'の条件下 でイオン注入する。これにより、ソース拡散領域10が 形成される。この後、レジスト16を除去する。

【0077】次に、図8に示すように、全面に2000 A程度の厚みを有する酸化膜層8aを形成した後、異方 性のリアクティブイオンエッチングを行なう。これによ り、図9に示されるようなサイドウォール酸化膜8が形 成される。このようにして形成されるサイドウォール酸 化膜8のP型シリコン基板1の主表面に沿った方向の長 さは2000点程度である。すなわち、サイドウォール 酸化膜8のP型シリコン基板1の主表面に沿った方向の 長さは、酸化膜層8a(図8参照)の厚みとほぼ同じ大 きさになる。したがって、酸化膜層8aの厚みを調整す ることによって、サイドウォール酸化膜8のP型シリコ ン基板1の主表面に沿った方向の長さを容易に制御する ことができる。

【0078】次に、図10に示すように、ソース拡散領 域10を覆うようにレジスト17を形成する。レジスト 17、コントロールゲート電極7、およびサイドウォー ル酸化膜8をマスクとしてP型シリコン基板1に砒素 (As)を35KeV、5×10¹¹/cm¹の条件下で イオン注入する。これにより、ドレイン拡散領域9が形 成される。ととで、ドレイン拡散領域9は、サイドウォ ール酸化膜8をマスクとして形成されるため、ドレイン 拡散領域9はフローティングゲート電極5と平面的に重 ならない位置に形成される。すなわち、ドレイン拡散領 40 域9側がオフセット構造になったメモリセルトランジス タが形成される。ドレイン拡散領域9のオフセット量 は、上記したサイドウォール酸化膜8のP型シリコン基 板1の主表面に沿った方向の長さを調整することなどに よって容易に制御可能である。また、ドレイン拡散領域 9を形成することによって、チャネル領域の表面領域に N型不純物層3が形成されたいわゆるベリッドチャネル 型のメモリセルトランジスタが完成される。なお、N型 不純物層3を覆うP型不純物層2は、前述したように、 ドレイン拡散領域9 およびソース拡散領域10の接合深 50 さよりも浅くなるように形成されている。このようにし

てドレイン拡散領域9を形成した後、レジスト17を除い 去する。

【0079】次に、図11に示すように、CVD法など を用いて5000~15000A程度の厚みを有する層 間絶縁膜11を形成した後、リフロー法により800~ 1000℃の温度条件下で熱処理を施すことによってそ の表面を平坦化する。なお、層間絶縁膜11は、たとえ ば、PSG膜やBPSG膜とノンドーブ酸化膜との積層 膜、またはPSG膜やBPSG膜と窒化膜とノンドープ 酸化膜との積層膜などによって形成する。

【0080】次に、図12に示すように、層間絶縁膜1 1のドレイン拡散領域9上に位置する領域に、0.6~ 1. 5μm程度の開口寸法を有するコンタクトホール1 laを形成する。

【0081】次に、図13に示すように、コンタクトホ ール11a内でドレイン拡散領域9に電気的に接続する とともに層間絶縁膜11の表面上に沿って延びるよう に、500A程度の厚みを有するTiN膜からなるチタ ン合金膜12を形成する。

【0082】最後に、図1に示したように、スパッタリ ング法などを用いてチタン合金膜12上に10000A 程度の厚みを有するアルミニウム合金膜13を形成す る。そして、写真製版技術とドライエッチング技術とを 用いて、チタン合金膜12とアルミニウム合金膜13と をパターニングする。これにより、チタン合金膜12と アルミニウム合金膜13とからなり、ドレイン拡散領域 9に電気的に接続されたビット線が形成される。このよ うにして、第1実施例のフラッシュEEPROMが完成 される。

【0083】実施例2

図14は、本発明の第2実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。図14を参照して、この第2実施例の フラッシュEEPROMは、基本的には図1および図2 に示した第1実施例のフラッシュEEPROMの構造と 同じである。この第2実施例では、さらにソース拡散領 域10を覆うようにN- 不純物拡散層21を形成してい る。これにより、第1実施例で説明した効果に加えて、 データの消去時にソース拡散層 10の近傍に発生するバ ンド間トンネリングをさらに低減できるという効果を奏 40 域9を形成するまでの工程は、図3〜図10に示した第 する。すなわち、N型のソース拡散領域10と、P型不 純物層2 およびP型シリコン基板1との境界領域のすべ てにN- 不純物拡散層21を形成することによって、そ の境界領域での電界集中を緩和することができる。この 結果、データの消去時にソース拡散領域10の近傍で発 生するバンド間トンネリングをさらに低減することがで きる。これにより、バンド間トンネリングにより発生し たホールが酸化膜4にトラップされてフローティングゲ ート電極5から電子が引き抜きにくくなるいわゆるエン デュランス特性の劣化をより有効に防止することができ

る。

【0084】図15は、図14に示した第2実施例のフ ラッシュEEPROMの製造プロセスを説明するための 断面構造図である。図15を参照して、この第2実施例 のフラッシュEEPROMの製造プロセスでは、ソース 拡散領域10を形成するまでの工程は、図3~図7に示 した第1実施例のフラッシュEEPROMの製造プロセ スと同じである。そして、ソース拡散領域10を形成し た後、同じレジスト16をマスクとして、リン(P)を 10 50 Ke V、5×10¹¹/cm¹ の条件下でイオン注入 する。これにより、N- 不純物拡散層21が形成され る。この後、図8~図13に示した第1実施例の製造プ ロセスと同様の製造プロセスを経て、第2実施例のフラ ッシュEEPROMが完成される。

【0085】実施例3

図16は、本発明の第3実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。図16を参照して、この第3実施例の フラッシュ EEPROMの構造も、基本的には図1およ 20 **び図2に示した第1実施例のフラッシュEEPROMの** 構造と同じである。この第3実施例では、さらにドレイ ン拡散領域9を覆うようにP゛不純物拡散層31を形成 している。これにより、さらにデータの書込時の書込効 率を向上させることができるという効果を奏する。すな わち、N型のドレイン拡散領域9の接合領域のすべてが P* 不純物拡散層31によって覆われているので、デー タの書込時にドレイン拡散領域9とP* 不純物拡散層3 1との境界領域でより高電界が発生しやすくなり、アバ ランシェ現象が促進される。この結果、アバランシェ現 30 象により発生する電子の量も多くなり、その電子がデー タの書込時にフローティングゲート電極5に注入されや すくなる。しかも、第1実施例の効果により高電界領域 がP型シリコン基板1の表面に形成されないため、ドレ インディスターブ現象は防止できる。これにより、図1 および図2に示した第1実施例のフラッシュEEPRO Mに比べて書込効率をより向上させることができる。 【0086】図17は、図16に示した第3実施例のフ ラッシュEEPROMの製造プロセスを説明するための 断面構造図である。図17を参照して、ドレイン拡散領 1実施例のフラッシュ EEPROMの製造プロセスと同 様である。そして、との第3実施例の製造プロセスで は、ドレイン拡散領域9を形成した後、同じレジスト1 7を用いてP・不純物拡散層31を形成する。すなわ ち、レジスト17をマスクとして、P型シリコン基板 1 にボロン(B)を斜め回転イオン注入法を用いて45 °、50KeV、~1×10¹³/cm゚の条件下でイオ ン注入することによって、P' 不純物拡散層31を形成 する。この後、図11~図13に示した第1実施例の製

50 造プロセスと同様の製造プロセスを経て、第3実施例の

フラッシュEEPROMが完成される。

25

【0087】実施例4

図18は、本発明の第4実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。図18を参照して、この第4実施例の フラッシュEEPROMは、図14に示した第2実施例 のフラッシュEEPROMと、図16に示した第3実施 例のフラッシュEEPROMとを組合せた構造を有して いる。すなわち、ソース拡散領域10を覆うようにN-不純物拡散層21が形成されているとともに、ドレイン 拡散領域9を覆うようにP* 不純物拡散層31が形成さ れている。これにより、第1実施例で説明した効果に加 えて、さらに第2実施例および第3実施例で説明した両 方の効果を得ることができる。すなわち、N- 不純物拡 散層21によってデータの書込時にソース拡散領域10 の近傍で発生するバンド間トンネリングを低減すること ができるとともに、P* 不純物拡散層31によってデー タの書込時のアバランシェ現象を促進させることができ る。これにより、データの消去時に発生するエンデュラ タの書込時の書込効率をより向上させることができる。 【0088】図19および図20は、図18に示した第 4実施例のフラッシュEEPROMの製造プロセスを説 明するための断面構造図である。まず、図19を参照し て、ソース拡散領域10を形成するまでの製造プロセス は、図3~図7に示した第1実施例の製造プロセスと同 様である。そして、ソース拡散領域10を形成した後、 同じレジスト16をマスクとして、リン(P)をP型シ リコン基板1に50KeV、5×10¹¹/cm¹の条件 下でイオン注入することによって、N- 不純物拡散層2 1を形成する。この後、図8~図10に示した第1実施 例の製造プロセスと同様の製造プロセスを経て、ドレイ ン拡散領域9を形成する。そして、図20に示すよう に、同じレジスト17をマスクとして、P型シリコン基 板1にボロン(B)を斜め回転イオン注入法を用いて、 45°、50KeV、~1×1013/cm2の条件下で イオン注入する。これにより、P* 不純物拡散層31を 形成する。との後、図11~図13に示した第1実施例 と同様の製造プロセスを経て、第4実施例のフラッシュ EEPROMが完成される。

【0089】実施例5

図21は、本発明の第5実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。図21を参照して、この第5実施例が 図2に示した第1実施例と異なる点は、ドレイン拡散領 域49のみならずソース拡散領域50をもオフセット構 造にしていることである。これにより、第1実施例で説 明した効果に加えて、後述するように製造プロセスが容 易になるという効果を奏する。

5実施例のフラッシュEEPROMの製造プロセスを説 明するための断面構造図である。まず、図22を参照し て、この第5実施例の製造プロセスでは、図3~図6に 示した第1実施例の製造プロセスと同様の製造プロセス を経て、酸化膜4、フローティングゲート電極5、層間 絶縁膜6、およびコントロールゲート電極7を形成す る。そしてその後、図8および図9に示した第1実施例 の製造プロセスと同様の製造プロセスを経て、コントロ ールゲート電極7およびフローティングゲート電極5の 両側壁部分にサイドウォール酸化膜8を形成する。この 後、図23に示すように、コントロールゲート電極7お よびサイドウォール酸化膜8をマスクとして、P型シリ コン基板 1 に砒素 (As) を35 Ke V、5×10¹⁵/ cm¹の条件下でイオン注入することによって、ドレイ ン拡散領域49とソース拡散領域50とを同時に形成す る。このように、この第5実施例では、ドレイン拡散領 域49とソース拡散領域50とを同一の製造プロセスで 形成できるため、製造プロセスを簡略化できるという利 点がある。また、この第5実施例では、ドレイン拡散領 ンス特性の劣化を防止することができるとともに、デー 20 域49とソース拡散領域50の形成時に、第1~第4実 施例のようにゲート電極5とドレイン拡散領域またはソ ース拡散領域との上にレジストを形成する必要がない。 とのため、素子が微細化されてフローティングゲート電 極5のゲート長が短くなった場合にマスクずれの制限か らレジストを形成できなくなるという不都合もない。と のように、この第5実施例のフラッシュEEPROM は、素子の微細化に適した構造を有している。この後、 図11~図13に示した第1実施例の製造プロセスと同 様の製造プロセスを経て、第5実施例のフラッシュEE 30 PROMが完成される。

26

【0091】実施例6

図24は、本発明の第6実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。図24を参照して、この第6実施例の フラッシュEEPROMの構造では、図2に示した第1 実施例のフラッシュEEPROMの構造と異なり、ドレ イン拡散領域59がオフセット構造およびサイドウォー ルを有していない。このため、この第6実施例では、ド レインディスターブ現象を第1実施例ほど有効に防止す 40 ることはできないが、第5実施例と同様に素子の微細化 に適した構造を有するとともに、第5実施例よりもさら に製造プロセスを簡略化することができる。以下に第6 実施例の製造プロセスについて説明する。

【0092】図25および図26は、図24に示した第 6実施例のフラッシュEEPROMの製造プロセスを説 明するための断面構造図である。まず、図25を参照し て、この第6実施例の製造プロセスでは、図3~図6に 示した第1実施例と同様の製造プロセスを用いて、酸化 膜4、フローティングゲート電極5、層間絶縁膜6、お 【0090】図22および図23は、図21に示した第 50 よびコントロールゲート電極7を形成する。この後、図

26に示すように、コントロールゲート電極7をマスク・ として、P型シリコン基板1に砒素(As)を35Ke V、5×10¹⁵/cm²の条件下でイオン注入すること によって、ドレイン拡散領域59およびソース拡散領域 60を同時に形成する。このように、この第6実施例で は、ドレイン拡散領域59とソース拡散領域60とを同 一の工程で形成できるため、製造プロセスを簡略化する ことができる。また、ドレイン拡散領域59およびソー ス拡散領域60ともにオフセット構造を採用していない ため、それらの形成時にサイドウォール酸化膜をマスク として用いる必要がない。このため、サイドウォール酸 化膜を形成する工程も省略することができ、さらに製造 プロセスを簡略化することができる。 図26 に示した製 造プロセスの後、図11~図13に示した第1実施例と 同様の製造プロセスを経て、第6実施例のフラッシュE EPROMが完成される。

27

【0093】実施例7

図27は、本発明の第7実施例によるフラッシュEEP ROMのメモリセル部分を示した断面構造図である。図 27を参照して、この第7実施例のフラッシュEEPR 20 OMでは、P型シリコン基板61の主表面上にチャネル 領域65を挟むように所定の間隔を隔ててN¹型のドレ イン拡散領域62およびソース拡散領域63が形成され ている。N⁺型のソース拡散領域63を覆うようにN⁻ 型のソース拡散領域64が形成されている。ドレイン拡 散領域62上にはN型の不純物がドープされたポリシリ コン層からなる500~2000 A程度の厚みを有する ドレイン導電層66aが形成されている。ドレイン導電 層66aの上部表面上には2000A程度の厚みを有す るシリコン酸化膜からなる層間絶縁膜68aが形成され 30 ている。ドレイン導電層66aと層間絶縁膜68aとの 両側壁部分にはシリコン酸化膜からなるサイドウォール 酸化膜67aが形成されている。

【0094】ソース拡散領域63上には500~200 0 A程度の厚みを有するN型の不純物がドープされたボ リシリコン層からなるソース導電層66bが形成されて いる。ソース導電層66bの上部表面上には2000A 程度の厚みを有するシリコン酸化膜からなる層間絶縁膜 68bが形成されている。ソース導電層66bおよび層 間絶縁膜68bの両側壁部分にはシリコン酸化膜からな るサイドウォール酸化膜67bが形成されている。チャ ネル領域65上には100点程度の厚みを有する酸化膜 69が形成されている。酸化膜69、サイドウォール酸 化膜67a、67bおよび層間絶縁膜68a、68b上 には1500A程度の厚みを有するポリシリコン層から なるフローティングゲート電極70が形成されている。 フローティングゲート電極70上には200Å程度の厚 みを有する酸化膜と窒化膜との複合膜71が形成されて いる。複合膜71上には1500Å程度の厚みを有する

形成されている。そして、全面を覆うように5000~15000Å程度の厚みを有するその上表面が平坦化された層間絶縁膜73が形成されている。その層間絶縁膜73および層間絶縁膜68aにはそれぞれコンタクトホール73aおよび68cが形成されている。コンタクトホール68cおよび73a内でドレイン導電層66aに電気的に接続するとともに層間絶縁膜73の上部表面上に沿って延びるように500Å程度の厚みを有するチタン合金膜(TiN膜)74が形成されている。コンタクトホール68cおよび73a内に位置するチタン合金膜74によって囲まれた領域を埋込むとともに層間絶縁膜73上のチタン合金膜74上に沿って延びるように1000A程度の厚みを有するアルミ合金配線層75が形成されている。

【0095】ここで、この第7実施例では、複数のメモリトランジスタの共通のソース領域を構成するソース拡散領域63の表面上に接触するようにソース導電層66bを形成している。これにより、半導体装置の高集積化に伴ってソース拡散領域63が小さくなった場合にも、複数のメモリトランジスタの共通のソース領域63の抵抗値の上昇を有効に防止することができる。この結果、データ信号の遅延を防止することができる。

【0096】なお、ソース導電層66bは、上記したボリシリコン層の他、タングステンシリサイド層とボリシリコン層との積層ボリサイドによって形成してもよいし、ボリシリコン層をシリサイド化するようにしてもよい。このように構成すれば、さらにソース拡散領域63の抵抗値を低下することができる。

【0097】図28〜図37は、図27に示した第7実施例のフラッシュEEPROMの製造プロセスを説明するための断面構造図である。図27〜図37を参照して、次に第7実施例のフラッシュEEPROMの製造プロセスについて説明する。

【0098】まず、図28に示すように、P型シリコン 基板61の主表面上の所定領域にウェル領域および素子 分離酸化膜(図示せず)を形成する。そして、P型シリコン基板61上にCVD法を用いてポリシリコン層66を500~2000A程度の厚みで堆積する。このポリシリコン層66に砒素を50KeV、4×10¹⁵/cm 40 ² の条件下でイオン注入する。

【0099】次に、図29に示すように、チャネル領域となる領域およびドレイン拡散領域となる領域の上方に位置するポリシリコン層66上に写真製版技術を用いてレジスト101を形成する。レジスト101をマスクとしてポリシリコン層66にリンを50KeV、~10¹⁴/cm²の条件下でイオン注入する。この後レジスト101を除去する。

みを有する酸化膜と窒化膜との複合膜71が形成されて 【0100】次に、図30に示すように、CVD法を用いる。複合膜71上には1500Å程度の厚みを有する いてポリシリコン層66上に2000Å程度の厚みを有ポリシリコン層からなるコントロールゲート電極72が 50 するシリコン酸化膜68を堆積する。シリコン酸化膜6

30

8上の所定領域にレジスト102を形成する。レジスト・ 102をマスクとして異方性エッチングを行なうことに よってシリコン酸化膜68とポリシリコン層66とをパ ターニングする。これにより、図31に示されるような ドレイン導電層66a、ソース導電層66b、および層 間絶縁膜68a、68bが得られる。この後レジスト1 02を除去する。

29

【0101】次に、図32に示すように、全面に100 0 A程度の厚みを有するシリコン酸化膜67を形成した 後、そのシリコン酸化膜67をリアクティブイオンエッ チング (異方性エッチング) することによって、図33 に示すようなサイドウォール酸化膜67aおよび67b が形成される。この後、熱処理を行なうことによってソ ース導電層66bから砒素とリンを拡散させるとともに ドレイン導電層66aから砒素を拡散させる。これによ り、N'型のソース拡散領域63 およびN 型のソース 拡散領域64と、N*型のドレイン拡散領域62が形成 される。このソース拡散領域63 および64 とドレイン 拡散領域62とは、それらの側面がサイドウォール酸化 膜67aおよび67bからチャネル領域65側にはみ出 20 ース拡散領域203がいわゆるオフセット構造に形成さ すように形成する。

【0102】次に、図34に示すように、チャネル領域 65に位置するP型シリコン基板61の主表面上に10 0 A程度の酸化膜69を形成する。

【0103】次に、図35に示すように、CVD法を用 いて全面に1500A程度の厚みでポリシリコン層(図 示せず)を形成した後、そのポリシリコン層上に200 A程度の厚みを有する酸化膜と窒化膜との複合膜層(図 示せず)を形成し、さらにその複合膜層上に1500人 程度の厚みを有するポリシリコン層(図示せず)を形成 する。そして、それらのポリシリコン層および複合膜を パターニングすることによって、ポリシリコン層からな るフローティングゲート電極70、酸化膜と窒化膜とか らなる複合膜71、およびポリシリコン層からなるコン トロールゲート電極72を形成する。ここで、フローテ ィングゲート電極70はサイドウォール酸化膜67aお よび67 bと層間絶縁膜68 a および68 b 上に乗り上 げるように形成する。

【0104】次に、図36に示すように、全面にCVD 法などを用いて5000~15000A程度の厚みを有 40 する層間絶縁膜73を形成する。この層間絶縁膜73 は、たとえばPSG膜、またはBPSG膜とノンドープ 酸化膜との積層膜によって形成する。この層間絶縁膜7 3は800~1000℃の温度条件下で熱処理が施され ることによってその上部表面が平坦化される。

【0105】次に、図37に示すように、ドレイン導電 層66a上に位置する層間絶縁膜68aおよび73にそ れぞれコンタクトホール68cおよび73aを形成す る。このコンタクトホール68cおよび73aの開口寸 法は、0.6~1.5 µm程度である。

【10106】最後に、図27に示したように、コンタク トホール68cおよび73a内でドレイン導電層66a に電気的に接続するとともに層間絶縁膜73の上部表面 上に沿って延びるTiN膜74を500A程度の厚みで 形成する。さらに、そのTiN膜74上に10000A 程度の厚みを有するアルミニウム合金膜75を形成す る。このようにして、本発明の第7実施例によるフラッ シュEEPROMが完成される。

【0107】実施例8

10 図38は、本発明の第8実施例によるフラッシュEEP ROMのメモリセル部分を示した断面構造図である。図 38を参照して、との第8実施例によるフラッシュEE PROMでは、図27に示した第7実施例と異なり、チ ャネル領域65上の酸化膜79がソース導電層66b上 にも接触して形成されている。そして、ソース導電層 6 6 b上に酸化膜79を介して重なるようにフローティン グゲート電極80、複合膜81、コントロールゲート電 極82が形成されている。

【0108】さらに、この第8実施例では、N・型のソ れている。すなわち、ソース拡散領域203はサイドウ ォール酸化膜77bからチャネル領域65側にはみ出さ ないように形成されている。

【0109】この第8実施例では上記のように構成する ことによって、フローティングゲート電極80とソース 導電層66bとの重なり部分でフローティングゲート電 極80からソース導電層66bに向かって電子を引き抜 くことができる。具体的には、データの消去時にコント ロールゲート電極82に0Vを印加し、ソース導電層6 6 b に高電圧(10~12 V)を印加することによっ て、フローティングゲート電極80から酸化膜79を介 してソース導電層66bに向かって電子を引き抜くこと ができる。このようにソース導電層66bとフローティ ングゲート電極80との間で消去動作が行なわれるの で、従来のようにチャネル領域65においてソース拡散 領域203とフローティングゲート電極80とを重なら せる必要がない。このため、この第8実施例では、ソー ス拡散領域203をいわゆるオフセット構造に形成する ことができる。このようにソース拡散領域203をオフ セット構造に形成することによって、ソース拡散領域2 03の近傍のバンド間トンネリングの発生位置がチャネ ル領域65上に位置するフローティングゲート電極80 の直下に位置しなくなる。これにより、バンド間トンネ リングにより発生したホールがチャネル領域65の酸化 膜79に注入されるのを防止することができる。この結 果、データの消去時に生じるエンデュランス特性の劣化 を有効に防止することができる。

【0110】また、フローティングゲート電極80とソ ース導電層 6 6 b との重なり部分の面積を大きくするこ 50 とによって、容易に良好な消去特性を得ることができ

30

る。

【0111】なお、この第8実施例においても、第7実 施例と同様ソース拡散領域203上にソース導電層66 bが形成されているので、素子の微細化に伴ってソース 拡散領域203が小さくなったとしてもソース拡散領域 203の抵抗値の上昇を有効に防止することができる。 【0112】実施例9

31

図39は、本発明の第9実施例によるフラッシュEEP ROMのメモリセル部分を示した断面構造図である。図 39を参照して、この第9実施例のフラッシュEEPR OMは、チャネル領域65上に位置する100A程度の 厚みを有する酸化膜89がドレイン導電層66a上にも 接触して形成されている。そして、ドレイン導電層66 a上にその酸化膜89を介して重なるようにフローティ ングゲート電極90、複合膜91およびコントロールゲ ート電極92が形成されている。そして、ドレイン拡散 領域202がいわゆるオフセット構造に形成されてい る。

【0113】この第9実施例では上記のようにフローテ ィングゲート電極90とドレイン導電層66aとを酸化 20 膜89を介して重ならせることによって、データの書込 動作をドレイン導電層66aとフローティングゲート電 極90との重なり部分で行なうことができる。すなわ ち、コントロールゲート電極92に10~15 V程度の 電圧を印加し、ドレイン導電層66aに6~8V程度の 電圧を印加することによって、ドレイン導電層66aか らフローティングゲート電極90に向かってF-N電流 により電子を注入する。このようにこの第9実施例では ドレイン導電層66aとフローティングゲート電極90 との重なり部分で書込動作を行なうので、従来のように ドレイン拡散層202をチャネル領域65上に位置する フローティングゲート電極90と重ならせる必要がな い。すなわち、ドレイン拡散領域202のチャネル領域 65側の端部をサイドウォール酸化膜77aからチャネ ル領域65側へはみ出させる必要がない。このようにド レイン拡散領域202をオフセット構造に形成すること によって、データの書込時に非選択セルの電界集中が発 生する位置がチャネル領域65上のフローティングゲー ト電極90の直下に位置しなくなる。これにより、バン 65のフローティングゲート電極90の直下に位置しな くなる。この結果、バンド間トンネリングにより発生し たホールがフローティングゲート電極90に注入される のを防止でき、パンド間トンネリングによるドレインデ ィスターブ現象を有効に防止することができる。また、 ドレイン拡散領域202のオフセット構造により、チャ ネル領域65上のフローティングゲート電極90とドレ イン拡散領域202との間の電界も弱められる。これに より、F-Nトンネリングによるドレインディスターブ 現象も有効に防止することができる。

[·0 1 1 4] また、この第9実施例では、ドレイン導電 層66aとフローティングゲート電極90との重なり部 分の面積を増加させることによって、良好な書込効率を 得ることができるという利点もある。

【0115】なお、この第9実施例においても、第7お よび第8実施例と同様、ソース拡散領域63上にソース 導電層66bが形成されているので、ソース拡散領域6 3が微細化に伴って小さくなったとしてもソース拡散領 域63の抵抗値の上昇を防止することができる。

【0116】実施例10

図40は、本発明の第10実施例によるフラッシュEE PROMのメモリセル部分を示した断面構造図である。 図40を参照して、この第10実施例のフラッシュEE PROMは、前述した第8実施例と第9実施例とを組合 せた構造を有する。

【0117】すなわち、チャネル領域65上の100人 程度の厚みを有する酸化膜109がドレイン導電層66 aおよびソース導電層66bの上にも接触して形成され ている。そして、ドレイン導電層66aおよびソース導 電層66b上に酸化膜109を介して重なるようにフロ ーティングゲート電極110、複合膜111およびコン トロールゲート電極112が形成されている。また、ド レイン拡散領域202およびソース拡散領域203がと もにオフセット構造に形成されている。

【0118】この第10実施例では上記のように構成す ることによって、前述した第8実施例と第9実施例との 両方の効果を得ることができる。すなわち、ソース拡散 領域203をオフセット構造にすることによって、バン ド間トンネリングにより発生したホールがチャネル領域 65上の酸化膜109に注入されるのを有効に防止する ことができるので、データの消去時に発生するエンデュ ランス特性の劣化を軽減することができる。また、ドレ イン拡散領域202をオフセット構造にすることによっ て、データの書込時に非選択セルにおいてバンド間トン ネリングにより発生したホールが電荷蓄積電極に注入さ れるのを有効に防止できるとともに、チャネル領域65 上のフローティングゲート電極110とドレイン拡散領 域202との間の電界を弱めることができる。この結 果、バンド間トンネリングによるドレインディスターブ ド間トンネリングにより発生するホールもチャネル領域 40 現象とF – Nトンネリングによるドレインディスターブ 現象を有効に防止することができる。さらに、ソース拡 散領域203上にソース導電層66bを形成することに よって、素子の微細化に伴ってソース拡散領域203が 小さくなったとしても、ソース拡散領域203の抵抗値 の上昇を低減することができる。これにより、抵抗値の 上昇によって信号が遅延するのを防止することができ

> 【0119】図41~図46は、第10実施例のフラッ シュEEPROMの製造プロセスを説明するための断面 50 構造図である。図40~図46を参照して、次に第10

実施例のフラッシュEEPROMの製造プロセスについ・ て説明する。

【0120】まず、図41に示すように、P型シリコン 基板61の主表面上の所定領域にウェル領域および素子 分離酸化膜(図示せず)を形成する。CVD法を用いて P型シリコン基板61の主表面上に500~2000A 程度の厚みを有するボリシリコン層66を形成する。ボ リシリコン層66に砒素を50KeV、4×10¹¹/c m'の注入条件下で注入する。

【0121】次に、図42に示すように、フォトリソグ 10 ラフィ技術と異方性エッチング技術とを用いてポリシリ コン層66(図41参照)をパターニングすることによ って、ドレイン導電層66aおよびソース導電層66b を形成する。

【0122】次に、図43に示すように、全面に100 O A程度の厚みを有する酸化膜(図示せず)をCVD法 により形成した後リアクティブイオンエッチングを行な うことによって、サイドウォール酸化膜77aおよび7 7 b を形成する。

【0123】次に、図44に示すように、熱処理を施す 20 ことによって、ドレイン導電層66aおよびソース導電 層66bから砒素を拡散させることによって、ドレイン 拡散領域202およびソース拡散領域203を形成す る。このドレイン拡散領域202およびソース拡散領域 203はそれらのチャネル領域65側の端部がサイドウ ォール酸化膜77aおよび77bからはみ出さないよう に形成する。つまり、ドレイン拡散領域202およびソ ース拡散領域203がいわゆるオフセット構造になるよ うに形成する。これは、熱処理条件などを制御すること によって容易に行なうことができる。

【0124】との後、全面に100A程度の厚みを有す る酸化膜層 109a、1500 A程度の厚みを有するポ リシリコン層110a、酸化膜と窒化膜との複合膜層1 11aおよび1500A程度の厚みを有するポリシリコ ン層112aを順次形成する。そして、ポリシリコン層 112a上の所定領域にレジスト113を形成する。レ ジスト113をマスクとして異方性エッチングを行なう ことによって、ポリシリコン層 1 1 2 a 、複合膜層 1 1 1a、ポリシリコン層110aおよび酸化膜層109a をパターニングする。これにより、図45に示されるよ 40 PROMのメモリセル部分を示した断面構造図である。 うな酸化膜109、フローティングゲート電極110、 複合膜111およびコントロールゲート電極112を形 成する。

【0125】次に、図46に示すように、全面にその表 面が平坦化された層間絶縁膜73を5000~1500 0 A程度の厚みで形成した後、コンタクトホール73 a

【0126】最後に、図40に示したように、500A 程度の厚みを有するTiN膜74と10000A程度の 厚みを有するアルミニウム合金配線層75を形成する。

このようにして、第10実施例のフラッシュEEPRO Mが完成される。

【0127】実施例11

図47は、本発明の第11実施例によるフラッシュEE PROMのメモリセル部分を示した断面構造図である。 図47を参照して、この第11実施例によるフラッシュ EEPROMは、基本的には図27に示した第7実施例 のフラッシュEEPROMと同じ構造を有している。そ して、この第11実施例では、さらにチャネル領域65 の表面領域65aを凹凸形状に形成している。その凹凸 の程度(表面粗さ)は200~300 A程度である。と のようにチャネル領域65の表面領域65aを凹凸形状 に形成することによって、その凹凸の凸部で電界集中が 起とりやすくなり、垂直電界が強くなる。とれにより、 消去動作の際には電子がフローティングゲート電極12 0から引き抜かれやすくなり、書込動作の際には電子が フローティングゲート電極120に飛び込みやすくな る。この結果、書込および消去の効率を向上させること ができる。

【0128】図48は、図47に示した第11実施例の フラッシュEEPROMの製造プロセスを説明するため の断面構造図である。図48を参照して、チャネル領域 65の表面領域65aの凹凸形状は、レジスト102を マスクとしてドレイン導電層66 a およびソース導電層 66bをエッチングによりパターニングする際に形成す る。すなわち、レジスト102をマスクとしてドレイン 導電層66aおよびソース導電層66bをオーバエッチ ングすることにより、チャネル領域65の表面領域65 aを意図的にエッチングする。これによって凹凸形状を 30 容易に形成することができる。また、オーバエッチング 以外で凹凸形状を形成する方法としては、たとえばチャ ネル領域65の表面領域65aをプラズマに晒すという 方法もある。すなわち、チャネル領域65の表面領域6 5 a を 8 0 0 W で 1 0 分程度、O、プラズマまたはC F 、プラズマに晒すことによって容易に200~300Å 程度の表面粗さを有する凹凸形状を形成することができ

【0129】実施例12

図49は、本発明の第12実施例によるフラッシュEE 図49を参照して、との第12実施例の構造は、基本的 には図27に示した第7実施例のフラッシュEEPRO Mの構造と同じである。さらに、この第12実施例で は、チャネル領域65の表面領域にN型不純物層125 が形成されており、そのN型不純物層125下にP型不 純物層126が形成されている。このように構成するこ とによって、N型不純物層125とN-型のソース拡散 領域64との境界領域に高電界がかかることがなく、こ の領域におけるバンド間トンネリングの発生が有効に防 50 止される。これにより、データの消去時に発生するバン ド間トンネリング自体が従来に比べて軽減される。

35

【0130】また、N型不純物層125の存在によって高電界がかかる領域がN型不純物層125の下方のP型不純物層126とN-型のソース拡散領域64との境界領域に移動する。これにより、バンド間トンネリングの発生位置もN型不純物層125の下方に位置するようになるので、バンド間トンネリングの発生位置から酸化膜69までの距離が従来に比べて遠くなる。

【0131】との結果、データの消去時にバンド間トンネリングにより発生したホールが酸化膜69にトラップ 10 されるのが有効に防止される。これにより、データの消去時に酸化膜69の膜質が劣化することもなく、フローティングゲート電極70から電子が引き抜かれにくくなるという不都合も生じない。つまり、データの消去時のエンデュランス特性の劣化を有効に防止することができる。

【0132】また、N型不純物層125の下にP型不純物層126を形成することによって、書込特性の低下を防止することができる。すなわち、N型不純物層125を覆うようにP型不純物層126を形成し、そのP型不20純物層126の不純物濃度を高くすることによって、P型不純物層126とドレイン拡散領域62との境界領域においてより高い電界を発生させる。これによりアバランシェ現象が促進され、書込効率を向上させることができる。この結果、N型不純物層125を設けたことによる書込効率の低下を有効に防止することができる。

【0133】また、この第12実施例では、第7実施例 ~第11実施例と同様に、ソース拡散領域63上にソース導電層66bが形成されているので、素子の微細化に伴ってソース拡散領域63が小さくなったとしてもソース拡散領域63の抵抗値の上昇を有効に防止することができる。

【0134】図50~図56は、図49に示した第12 実施例のフラッシュEEPROMの製造プロセスを説明 するための断面構造図である。図49~図56を参照し て、次に第12実施例のフラッシュEEPROMの製造 プロセスについて説明する。

【0135】まず、図50に示すように、P型シリコン基板61の主表面上の所定領域にウェル領域と分離酸化膜(図示せず)を形成する。この後、ベリッドチャネル 40を形成するためのチャネル注入を行なう。すなわち、砒素を10KeV、~10¹²/cm²の条件下でイオン注入するとともに、ボロンを50KeV、~10¹³/cm²の注入条件下でイオン注入する。

【0136】次に、図51に示すように、CVD法を用いて500~2000 A程度の厚みを有するポリシリコン層66を形成する。そのポリシリコン層66に砒素を50KeV、4×10¹³/cm²の条件下でイオン注入する。

【0137】次に、図52に示すように、チャネル領域 50

となる領域およびドレイン拡散領域となる領域を覆うようにポリシリコン層66上にレジスト101を形成する。レジスト101をマスクとしてポリシリコン層66にリンを50KeV、~10¹⁴/cm²の条件下でイオン注入する。この後レジスト101を除去する。

【0138】次に、図53に示すように、ポリシリコン層66(図52参照)上の全面に2000A程度の厚みを有するシリコン酸化膜層(図示せず)を形成した後、そのシリコン酸化膜層上の所定領域にレジスト102を形成する。レジスト102をマスクとしてそのシリコン酸化膜層およびポリシリコン層66を異方性エッチングすることによって、ドレイン導電層66a、ソース導電層66bおよび層間絶縁膜68aおよび68bを形成する。この後、レジスト102を除去する。

【0139】次に、図54に示すように、全面に1000A程度のシリコン酸化膜層(図示せず)を形成した後そのシリコン酸化膜層を異方性エッチングすることによってサイドウォール酸化膜67aおよび67bを形成する。この後、熱処理を施すことによってドレイン導電層66aから砒素を、ソース導電層66bから砒素とリンとを拡散させる。これにより、N・型のドレイン拡散領域62、N・型のソース拡散領域63およびN・型のソース拡散領域63およびN・型のソース拡散領域63およびN・型のソース拡散領域63およびN・型のソース拡散領域63およびN・型のソース拡散領域63およびN・型のソース拡散領域63およびN・型のソース拡散領域64が形成される。これと同時に、図50に説明したプロセスで注入したイオンが活性化されてN・型不純物層125とP型不純物層126とが活性化される。

【0140】次に、図55に示すように、チャネル領域上に100人程度の厚みを有する酸化膜69を形成する。酸化膜69およびサイドウォール酸化膜67a、67bおよび層間絶縁膜68a、68b上に沿って延びるようにボリシリコン層からなるフローティングゲート電極70を形成する。フローティングゲート電極70上に窒化膜と酸化膜とからなる200人程度の厚みを有する複合膜71上に1500人程度の厚みを有するボリシリコン層からなるコントロールゲート電極72を形成する。

【0141】次に、図56に示すように、全面に5000~15000A程度の厚みを有する層間絶縁膜73を形成する。その後、熱処理を施すことによって層間絶縁膜73の上部表面を平坦化する。その後、層間絶縁膜73をよび68aにそれぞれコンタクトホール73aおよび68cを形成する。

【0142】最後に、図49に示したように、コンタクトホール68cおよび73a内でドレイン導電層66aに電気的に接続するようにTiN膜を500A程度の厚みで形成する。TiN膜74上に10000A程度の厚みでアルミニウム合金配線層75を形成する。このようにして、第12実施例のフラッシュEEPROMが完成される。

[0143]

37

【発明の効果】請求項1に係る半導体記憶装置によれ ば、チャネル領域に位置する第1導電型の半導体基板の 主表面上に第2導電型の第3の不純物領域を形成するこ とによって、データの消去時に第3の不純物領域とソー ス領域となる第1または第2の不純物領域との境界領域 に高電界がかかることがなく、この領域におけるバンド 間トンネリングの発生が有効に防止される。これによ り、データの消去時に発生するバンド間トンネリング自 体が従来に比べて軽減されるとともに、バンド間トンネ リングの発生位置が第3の不純物領域の下方に位置し第 1の誘電体膜から遠くなる。との結果、データの消去時 にバンド間トンネリングにより発生したホールが第1の 誘電体膜にトラップされるのが有効に防止される。これ により、データの消去時に第1の誘電体膜の膜質が劣化 することもなく、電荷蓄積電極から電子が引き抜かれに くくなるという不都合も生じない。また、第3の不純物 領域によって、データの書込時に非選択セルの第3の不 純物領域とドレイン領域となる第1または第2の不純物 領域との境界領域で発生するバンド間トンネリングも或 る程度軽減されるので、データの書込時に非選択セルで 20 発生するバンド間トンネリングによるドレインディスタ ーブ現象も軽減される。さらに、この請求項1に係る半 導体記憶装置では、第1の不純物領域と第2の不純物領 域のうちの少なくとも一方を電荷蓄積電極と重なりを有 しないように形成することによって、データの書込時に 非選択セルの電荷蓄積電極とドレイン領域となる第1ま たは第2の不純物領域との間の電界が従来に比べて弱め られ、F-Nトンネリングによるドレインディスターブ 現象を有効に防止することができる。また、第1の不純 物領域と第2の不純物領域のうちの少なくとも一方を電 30 荷蓄積電極と重ならないように形成することによって、 データの書込時に非選択セルの電界集中が発生する位置 が電荷蓄積電極の直下に位置しなくなり、バンド間トン ネリングにより発生するホールも電荷蓄積電極の直下に 位置しなくなる。これにより、バンド間トンネリングに より発生したホールが電荷蓄積電極に注入されるのが防 止され、バンド間トンネリングによるドレインディスタ ーブ現象を有効に防止することができる。

【0144】請求項2に係る半導体記憶装置によれば、 チャネル領域に位置する第1導電型の半導体基板の主表 40 面上に第2導電型の第3の不純物領域を形成することに よって、請求項1と同様に、電荷蓄積電極から電子が引 き抜かれにくくなるという不都合(エンデュランス特性 の劣化)が生じないとともに、データの書込時に非選択 セルで発生するバンド間トンネリングによるドレインデ ィスタープ現象を軽減できる。さらに、第2導電型の第 3の不純物領域下に第1導電型の第4の不純物領域を形 成することによって、第3の不純物領域の下にチャネル が位置してそのチャネルへの電荷蓄積電極からの電界が 弱められる場合にも、第4の不純物領域の不純物濃度を

高くすることによってアバランシェ現象が促進されるの で、データの書込時に書込効率が低下するのを有効に防 止することができる。さらに、第4の不純物領域を第1 と第2の不純物領域の接合深さよりも浅い領域に形成す ることによって、それに比例して第3の不純物領域も浅 くなり、第3の不純物領域下に位置するチャネル領域へ の電荷蓄積電極からの電界が弱められるのが有効に防止 される。これにより、電荷蓄積電極からの制御が不可能 となるいわゆるパンチスルー現象が発生するのを有効に 防止することができる。つまり、この請求項2に係る半 導体記憶装置では、パンチスルー現象を極力防止しなが ら、データの消去時に電荷蓄積電極から電子を引き抜き にくくなる現象 (エンデュランス特性の劣化)を有効に 防止することができる。

【0145】請求項3~5に係る半導体記憶装置によれ ば、ソース領域上に接触してソース導電層を形成すると とによって、複数のメモリトランジスタの共通のソース 領域が形成される場合において素子の微細化に伴ってそ のソース領域が小さくなったとしても、ソース領域の抵 抗が上昇するのを有効に防止することができる。この結 果、データ信号が遅延するという不都合も生じない。

【0146】また、上記したチャネル領域に位置する半 導体基板の主表面を凹凸形状に形成すれば、その凹凸形 状の凸部で電界集中が強められ、垂直電界が強くなる。 とれにより、書込の際に電荷蓄積電極に電子が注入され やすくなるとともに消去の際に電荷蓄積電極から電子が 引き抜かれやすくなる。この結果、書込および消去の効 率を向上させることができる。

【0147】さらに、上記したチャネル領域に位置する 半導体基板の主表面に第2導電型の不純物を形成すれ は、いわゆるベリッドチャネル構造となり、その不純物 領域とソース領域との境界領域に高電界がかかることが ない。この結果、バンド間トンネリングの発生を抑制す ることができバンド間トンネリングにより発生したホー ルが第1の誘電体膜にトラップされるのが低減される。 【0148】請求項6および7に係る半導体記憶装置に よれば、ソース領域上に接触してソース導電層を形成す るとともに、そのソース導電層の上に第1の誘電体膜を 介して電荷蓄積電極を重なるように形成することによっ て、消去動作をソース導電層と電荷蓄積電極との重なり 部分で行なうことができる。そして、この重なり部分の 面積は自由に設定できるので、重なり部分の面積を大き く取れば、良好な消去特性が得られる。また、このよう に消去動作をソース導電層と電荷蓄積電極との重なり部 分で行なうように構成することによって、ソース領域を 従来のようにチャネル領域上の電荷蓄積電極と重ならせ る必要がなく、オフセット構造にすることができる。と の結果、バンド間トンネリングの発生位置がチャネル領 域上の第1の誘電体膜から遠くなる。これにより、バン ド間トンネリングにより発生したホールが第1の誘電体

40

膜にトラップされるのが有効に防止されるので、エンデ・ ュランス特性の劣化を防止することができる。

【0149】請求項8に係る半導体記憶装置によれば、 ドレイン領域上に接触してドレイン導電層を形成し、そ のドレイン導電層上に第1の誘電体膜を介して電荷蓄積 電極が重なるように構成することによって、データの書 込動作をドレイン導電層と電荷蓄積電極との重なり部分 で行なうことができる。そして、この重なり部分の大き さは自由に設定できるので、重なり部分の面積を大きく 取れば、良好な書込特性を得ることができる。これと同 時に、ドレイン領域をいわゆるオフセット構造にすると とによって、データの書込時に非選択セルでの電界集中 が発生する位置がチャネル領域上の電荷蓄積電極の直下 に位置しなくなり、バンド間トンネリングにより発生す るホールもチャネル領域上の電荷蓄積電極の直下に位置 しなくなる。これにより、バンド間トンネリングにより 発生したホールが電荷蓄積電極に注入されるのが有効に 防止され、バンド間トンネリングによるドレインディス ターブ現象を有効に防止することができる。また、チャ ネル領域上の電荷蓄積電極とドレイン領域との間の電界 20 も弱められるので、F-Nトンネリングによるドレイン ディスターブ現象も有効に防止することができる。

【0150】請求項9に係る半導体記憶装置の製造方法 によれば、電荷蓄積電極と制御電極との側壁部分に側壁 絶縁膜を形成し、制御電極と側壁絶縁膜とをマスクとし て半導体基板に第2導電型の不純物を導入することによ って第2と第3の不純物領域のうちの少なくとも一方を 形成することにより、容易に電荷蓄積電極と重なりを有 しない第2または第3の不純物領域を形成することがで きる。これにより、データの書込時に非選択セルの電荷 蓄積電極とドレイン領域となる第2または第3の不純物 領域との間の電界が従来に比べて弱められ、F-Nトン ネリングによるドレインディスターブ現象を有効に防止 することができる。また、非選択セルでの電界集中が発 生する位置が電荷蓄積電極の直下に位置しなくなり、バ ンド間トンネリングにより発生するホールも電荷蓄積電 極の直下に位置しなくなる。これにより、バンド間トン ネリングにより発生したホールが電荷蓄積電極に注入さ れるのが有効に防止され、バンド間トンネリングによる ドレインディスターブ現象を有効に防止することができ る。さらに、この請求項9に係る半導体記憶装置の製造 方法では、第1導電型の半導体基板の主表面上に第2導 電型の不純物を導入することにより第1の不純物領域を 形成することによって、最終的に形成されるメモリセル のチャネル領域の表面上にも第1の不純物領域が形成さ れるので、その第1の不純物領域とソース領域となる第 2または第3の不純物領域との境界領域に高電界がかか ることがなく、この領域におけるバンド間トンネリング の発生が有効に防止される。これにより、バンド間トン ネリングの発生に起因して起こる電荷蓄積電極から電子 50 が引き抜かれにくくなる現象を有効に防止することがで きる。

【0151】請求項10に係る半導体記憶装置の製造方 法では、第1導電型の半導体基板の主表面上に第2導電 型の不純物を導入することによって第1の不純物領域を 形成することにより、最終的に形成されるメモリセルの チャネル領域の表面領域にも第1の不純物領域が形成さ れるので、請求項9と同様に、バンド間トンネリングに 起因するデータの消去時に電子が引き抜かれにくくなる 現象を有効に防止することができるとともに、バンド間 トンネリングによるドレインディスターブ現象も軽減で きる。さらに、第1の不純物領域が形成される領域より も深い領域に第1の不純物領域を覆う第1導電型の第2 の不純物領域を形成することによって、その第2の不純 物領域の不純物濃度を髙くすることにより第1の不純物 領域の形成によるベリッドチャネル構造に起因する書込 効率の低下を有効に防止することができる。さらに、第 2の不純物領域を第3と第4の不純物領域の接合深さよ りも浅い深さを有するように形成することによって、そ れに比例して第1の不純物領域も浅くなり、第1の不純 物領域下に位置するチャネルへの電荷蓄積電極からの電 界が弱められるのが有効に防止される。この結果、電荷 蓄積電極からの制御が不可能となるいわゆるパンチスル 一現象が発生するのを有効に防止することができる。

【0152】請求項11および12に係る半導体記憶装 置の製造方法によれば、ソース領域が形成される領域上 にソース導電層を接触して形成することによって、素子 が微細化されてソース領域が小さくなった場合にもソー ス領域の抵抗値の上昇を有効に防止し得る半導体装置を 容易に製造することができる。

【0153】請求項13に係る半導体記憶装置の製造方 法によれば、ソース領域が形成される領域上にソース導 電層を形成し、ドレイン領域が形成される領域上にドレ イン導電層を形成し、チャネル領域、ソース導電層およ びドレイン導電層上に第1の誘電体膜を介して電荷蓄積 電極を形成することによって、データの消去をソース導 電層と電荷蓄積電極との重なり部分で行なうことがで き、データの書込動作はドレイン導電層と電荷蓄積電極 との重なり部分で行なうことができる。これと同時に、 ソース領域およびドレイン領域をいわゆるオフセット構 造に構成することによって、データの消去時のエンデュ ランス特性の劣化を防止することができるとともにデー タの書込時のドレインディスターブ現象を防止すること が可能な半導体記憶装置を容易に製造できる。

【図面の簡単な説明】

【図1】本発明の第1実施例によるスタックゲート型の フラッシュEEPROMを示した断面構造図である。 【図2】図1に示した第1実施例のフラッシュEEPR OMのメモリセル部分を示した断面構造図である。

【図3】図1に示した第1実施例のフラッシュEEPR

OMの製造プロセスの第1工程を説明するための断面構・ 造図である。

【図4】図1に示した第1実施例のフラッシュEEPR OMの製造プロセスの第2工程を説明するための断面構 造図である。

【図5】図1に示した第1実施例のフラッシュEEPR OMの製造プロセスの第3工程を説明するための断面構 造図である。

【図6】図1に示した第1実施例のフラッシュEEPR OMの製造プロセスの第4工程を説明するための断面構 10 造図である。

【図7】図1に示した第1実施例のフラッシュEEPR OMの製造プロセスの第5工程を説明するための断面構 造図である。

【図8】図1に示した第1実施例のフラッシュEEPR OMの製造プロセスの第6工程を説明するための断面構 造図である。

【図9】図1に示した第1実施例のフラッシュEEPR OMの製造プロセスの第7工程を説明するための断面構 造図である。

【図10】図1に示した第1実施例のフラッシュEEP ROMの製造プロセスの第8工程を説明するための断面 構造図である。

【図11】図1に示した第1実施例のフラッシュEEP ROMの製造プロセスの第9工程を説明するための断面 構造図である。

【図12】図1に示した第1実施例のフラッシュEEP ROMの製造プロセスの第10工程を説明するための断 面構造図である。

【図13】図1に示した第1実施例のフラッシュEEP ROMの製造プロセスの第11工程を説明するための断 面構造図である。

【図14】本発明の第2実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。

【図15】図14に示した第2実施例のフラッシュEE PROMの製造プロセスを説明するための断面構造図で ある。

【図16】本発明の第3実施例によるスタックゲート型 面構造図である。

【図17】図16に示した第3実施例のフラッシュEE PROMの製造プロセスを説明するための断面構造図で

【図18】本発明の第4実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。

【図19】図18に示した第4実施例のフラッシュEE PROMの製造プロセスの第1段階を説明するための断 面構造図である。

[図20] 図18に示した第4実施例のフラッシュEE PROMの製造プロセスの第2段階を説明するための断 面構造図である。

【図21】本発明の第5実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。

【図22】図21に示した第5実施例のフラッシュEE PROMの製造プロセスの第1段階を説明するための断 面構造図である。

【図23】図21に示した第5実施例のフラッシュEE PROMの製造プロセスの第2段階を説明するための断 面構造図である。

【図24】本発明の第6実施例によるスタックゲート型 のフラッシュEEPROMのメモリセル部分を示した断 面構造図である。

【図25】図24に示した第6実施例のフラッシュEE PROMの製造プロセスの第1段階を説明するための断 面構造図である。

【図26】図24に示した第6実施例のフラッシュEE 20 PROMの製造プロセスの第2段階を説明するための断 面構造図である。

【図27】本発明の第7実施例によるフラッシュEEP ROMのメモリセル部分を示した断面構造図である。

【図28】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第1工程を説明するための断 面構造図である。

【図29】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第2工程を説明するための断 面構造図である。

【図30】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第3工程を説明するための断 面構造図である。

【図31】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第4工程を説明するための断 面構造図である。

【図32】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第5工程を説明するための断 面構造図である。

【図33】図27に示した第7実施例のフラッシュEE のフラッシュEEPROMのメモリセル部分を示した断 40 PROMの製造プロセスの第6工程を説明するための断 面構造図である。

> 【図34】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第7工程を説明するための断 面構造図である。

> 【図35】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第8工程を説明するための断 面構造図である。

【図36】図27に示した第7実施例のフラッシュEE PROMの製造プロセスの第9工程を説明するための断 50 面構造図である。

【図37】図27に示した第7実施例のフラッシュEE ' PROMの製造プロセスの第10工程を説明するための 断面構造図である。

43

【図38】本発明の第8実施例によるフラッシュEEP ROMのメモリセル部分を示した断面構造図である。

【図39】本発明の第9実施例によるフラッシュEEP ROMのメモリセル部分を示した断面構造図である。

【図40】本発明の第10実施例によるフラッシュEE PROMのメモリセル部分を示した断面構造図である。

EPROMの製造プロセスの第1工程を説明するための 断面構造図である。

【図42】図40に示した第10実施例のフラッシュE EPROMの製造プロセスの第2工程を説明するための 断面構造図である。

【図43】図40に示した第10実施例のフラッシュE EPROMの製造プロセスの第3工程を説明するための 断面構造図である。

【図44】図40に示した第10実施例のフラッシュE EPROMの製造プロセスの第4工程を説明するための 20 断面構造図である。

【図45】図40に示した第10実施例のフラッシュE EPROMの製造プロセスの第5工程を説明するための 断面構造図である。

【図46】図40に示した第10実施例のフラッシュE EPROMの製造プロセスの第6工程を説明するための 断面構造図である。

【図47】本発明の第11実施例によるフラッシュEE PROMのメモリセル部分を示した断面構造図である。

【図48】図47に示した第11実施例のフラッシュE EPROMの製造プロセスを説明するための断面構造図 である。

【図49】本発明の第12実施例によるフラッシュEE PROMのメモリセル部分を示した断面構造図である。

【図50】図49に示した第12実施例のフラッシュE EPROMの製造プロセスの第1工程を説明するための 断面構造図である。

【図51】図49に示した第12実施例のフラッシュE EPROMの製造プロセスの第2工程を説明するための 断面構造図である。

【図52】図49に示した第12実施例のフラッシュE*

* EPROMの製造プロセスの第3工程を説明するための 断面構造図である。

【図53】図49に示した第12実施例のフラッシュE EPROMの製造プロセスの第4工程を説明するための 断面構造図である。

【図54】図49に示した第12実施例のフラッシュE EPROMの製造プロセスの第5工程を説明するための 断面構造図である。

【図55】図49に示した第12実施例のフラッシュE 【図4】】図40に示した第10実施例のフラッシュE 10 EPROMの製造プロセスの第6工程を説明するための 断面構造図である。

> 【図56】図49に示した第12実施例のフラッシュE EPROMの製造プロセスの第7工程を説明するための 断面構造図である。

> 【図57】従来のフラッシュEEPROMの一般的な構 成を示したブロック図である。

> 【図58】図57に示したメモリセルマトリックスの概 略構成を示した等価回路図である。

【図59】従来のスタックゲート型のフラッシュEEP ROMを示した平面概略図である。

【図60】図59に示したフラッシュEEPROMのA - A に沿って見た断面構造図である。

【図61】ドレインディスターブ現象を説明するための メモリセルマトリックスの部分等価回路図である。

【図62】F-Nトンネリングによるドレインディスタ ーブ現象を説明するための断面構造図である。

【図63】バンド間トンネリングによるドレインディス ターブ現象を説明するための断面構造図である。

【図64】データの消去時に発生するエンデュランス特 30 性の劣化を説明するための断面構造図である。

【符号の説明】

1:P型シリコン基板

2:P型不純物層

3:N型不純物層

4:酸化膜

5:フローティングゲート電極

6:層間絶縁膜

7:コントロールゲート電極

9:ドレイン拡散領域


10:ソース拡散領域


なお、各図中、同一符号は同一または相当部分を示す。


【図3】




【図4】













P-sub








P-sub





P-sub


9(Ås)


31(B)




























【図29】




[図31]




【図33】









【図30】




[図32]




【図34】









【図37】




【図39】




【図50】




【図36】





[図38]



【図40】










【図44】


[図42]










【図45】

















【図54】




【図51】




【図53】



【図55】




【図56】




【図57】 200 **Xアドレスデコーダ** メモリセル マトリックス __400 Yゲートセンスアンプ 300 Œ Œ 入出力バッファ PGM Dout


Din




【図58】



【図60】




【図62】




131

【図61】



【図63】

【図64】



フロントページの続き

(72)発明者 山口 偉久

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内